[논리회로]논리회로실험> 1. 트랜지스터 증폭기의 기본 구조와 특성
- 최초 등록일
- 2006.02.06
- 최종 저작일
- 2005.09
- 15페이지/ 한컴오피스
- 가격 1,000원
소개글
대학교에서 실험 논리회로실험의 소스입니다. 반에서 1등한 소스이니 어떠한 한개는 잘안나 올수 있을지 몰라도 전체소스들을 내신다면 A+을 받으실 수 있을 거라 생각합니다.
목차
1.6결과 보고서
회 로 (1). 이미터 공통 증폭기 (common emitter amplifier)
ⅰ. 전압 이득 Voltage Gain
.
.
본문내용
1.6결과 보고서
(1) 회로 1,2,3, 증폭기의 소신호 등가 회로를 구하여 전압이득, 전류 이득, 입력 저항, 출력 저항 등을 구하고, 실험 결과와 비교한다.
회 로 (1). 이미터 공통 증폭기 (common emitter amplifier)
ⅰ. 전압 이득 Voltage Gain
이제 전압이득을 구하기 위해서 gm, RL, R1, R2, rπ, 를 알아야하는데
우리는 예비보고서에서 바이어스 점 즉, R1, R2, VB 등등의 값들을 설계하였고
그 값들은
Ic = 1 mA
= 0 V
= 0.71
에서
=142.9kΩ, =7.1kΩ
이다.이것을 사용하여 소신호 등가 파라미터를 구하면
(Vt is thermal votage, at room temperature)
β값은 실험 1-1-1에서 구하 184로 하였다.
파형발생기는 선택옵션으로 50Ω, 200Ω의 저항을 가지고 있는데 우리는 50Ω을 사용하였었다. 그렇기 때문에 라고 할수 있다.
따라서 전압이득은 이다.
ⅱ. 전류 이득
전류이득은 소스 저항으로부터 트랜지스터로 들어가는 전류분에 로드저항에 흐르는 전류를 의미한다.
Thus ⇒
이므로 전류이득은
가된다. 이제 소신호 등가 파라미터를 대입하면
=-0.04×( 142.5k//7.5k//4.6k)
=-113.2 (A/A)
가 된다.
(전압,전류이득의 마이너스는 위상반전을 의미한다.)
ⅲ . 입력 저항
소스 단자에서 본 입력저항은 접지로부터 모두R1, R2, rπ 세계의 병렬 연결인것을 알 수 있다.
따라서
ⅳ . 출력 저항
출력저항은 입력신호 Vs를 쇼트시켰을때 votage controled current source가 오픈되므로 출력저항은 로드 저항 RL인 것을 알 수 있다.
Thus 이 된다.
※ 실험결과와의 비교
실험에서의 이미터 공통의 계산 값은 전압이득 -280v/v, 전류이득 -100A/A, 입력 저항 2.5kΩ, 출력저항 7.5kΩ 이었다. 우리 조가 실험을 통해서 구한 트랜지스터 2N3904의 특성
참고 자료
없음