[디지털 시계]알테라(Altera) 를 이용한 디지털 시계 구현

소개글

1. 실험목적
⇒ 디지털 시계 구현을 통해 디지털 시스템 설계 능력을 배양하자.
⇒ 규모가 있는 실제 응용회로 구현을 통해 simulation & verification의 중요성 이해.

2. 사용 부품 및 계측기
⇒ 알테라(Altera)

3. 이론적 내용 및 모의실험
① 카운터 설계
◎ MOD-3 카운터

왼쪽 그림은 MOD-3 카운터의 회로도이다.
카운터의 동작은 입력단자 A,B,C,D = LOW, DN = HIGH, CLR = LOW를 입력하고 UP입력단에 입력 클럭이 인가되면 출력값은 0000 ～ 1111 값이 출력되게 되는데 MOD-3 카운터를 설계하여야 되므로 0000, 0001, 0010의 출력값이 출력된 후 0011이 되었을때 1이 출력되는 값을 NAND GATE의 입력값으로 넣으면 그 출력값으로 0이 출력되게 된다. 이 출력값이 74193의 LOAD단자의 입력값으로 넣으면 입력 ABCD = 0 값이 LOAD되어 다시 0000 부터 카운터가 된다. 위의 그림에서 붉은 선은 클럭을 나타낸 것이고 회로에서 보면 출력단자에 OUTCK이 있는데 이 단자의 기능은 클럭이 3번 인가되어 다시 LOAD될때 그 캐리값을 다음 카운터의 클럭으로 넣어주기 위해 만들어 놓은것이다.

목차

1. 실험목적

2. 사용 부품 및 계측기

3. 이론적 내용 및 모의실험
②. 분주기 설계
③ 시계 및 시 조정 회로 설계시 조정회로알람회로 설계
⑤ STOP WATCH 설계 및 동작원리
⑥ 세그먼트표시기
⑧ WATCH, ALARM, STOP WATCH 모드변환 회로디지털 시계 전체 회로도

본문내용

시 조정회로
시 조정회로는 세개의 입력단자(MODE, INC, POSITION)으로 제어를 하며, MODE입력단자는 시간을 조정 하려면 일단 시계를 멈춰야만 하기 때문에 분주기에서 나오는 클럭에 LOW입력을 넣으면 된다. MODE에서 LOW / HIGH 두개의 출력값을 조정하여 시계를 멈추며 동작하게 하는 기능을 하게 설계하면 된다. JK F/F을 사용하여 출력값 반전을 이용하여 시계의 멈춤 기능을 하게 된다. 일단 시간을 멈춘 상태에서 각 세그먼트의 시간을 조정 할려면 이 POSITION단자를 이용하여 각 세그먼트를 옮겨가며 시간을 맞추게 된다. 그러기위해서는 회로와 같이 MOD-6 카운터와 3×8 DECODER를 연결하여 입력을 넣을 때 마다 각 NAND GATE의 출력단자를 선택하게 설계하였다. POSITION단자를 누르게 되면 초의 첫째 자리수에 맞춰지게 되면 한번씩 더 누를 때 마다 디코더의 출력값이 하나씩 바뀌므로 자리수가 바뀌게 된다. 이 출력 라인의 NAND GATE에는 두개의 입력단자가 있는데 하나는 디코더와 연결하여 자리를 결정하게 되며 나머지 하나의 입력단자는 INC 입력 단자와 연결되어 시간을 맞출 자리가 결정되면 이 입력단자는 시계의 카운터와 연결되어 하나씩 누를 때 마다 카운터가 증가되어 시간을 조정 할 수 있게 된다.

참고 자료

없음