JTAG

소개글

내용은 둘째치고 정말 정성들여서 만든 레포트입니다. 조교가 아직도 제 레포트를 가지고 있다고 하네요^^ 과장이 아니라 감탄하실껍니다. 많은 도움 되시길...

목차

I. JTAG Introduction
1. JTAG 배경
2. JTAG 소개
- JTAG 기능
- JTAG Block DiagramⅠ
- JTAG Block DiagramⅡ
II. JTAG 동작
1. JTAG 구성
- Boundary Scan Architecture
- CELL의 기본구성
- CELL의 기능
- CELL의 동작원리
2. TAP(Test Access Port)
3. IEEE 1149.1 Architecture
- TAPC의 동작원리
- TAPC의 상태설명
4. IR(Instruction Register)
5. IDCODE 읽기
III. JTAG Supervisor
1. Main Menu
2. JTL 라이브러리 읽기
3. JTAG 확인시험
4. ID 확이시험
5. EXTEST 시험
6. 플레쉬 메모리
7. 터미널
8. 수동조작
IV. Jflash Source
1. putp()
2. test_port()
3. test_logic_reset()
4. id_command()
5. check_id()
6. access_rom()
7. access_bus()
V. JTL 라이브러리
1. 생성방법

본문내용

I. JTAG Introduction
1. JTAG 배경
70년대 중반에는 “bed-of-nails"라는 테크닉을 사용하여 직접 PCBs(print circuit boards)에 접촉하는 방식으로 board를 테스트하였습니다.(현재에도 지그라는 테스트 장비를 사용) 그런데 board 단자 사이의 거리가 좁아짐에 따라 test가 매우 어렵게 되었고 결정적으로 multi layer board가 나타남에 따라 위의 방법은 불가능하게 되었으며 테스트하다가 하드웨어에 손상을 가져다 줄 수 있고 고가의 비용 등 여러 가지 문제점들이 발생하게 되었습니다. 이런 문제점을 해결하기 위해 80년대 중반에 Joint European Test Access Group 이란 단체가 결성되었으며 그들은 a serial shift register around the boundary of the device라는 개념을 발전 시켰습니다. 그 후에 이 단체는 North Am...
❖ JTAG 기능
JTAG가 제공하는 기능을 먼저 살펴보면 프로세서(CPU)의 상태와는 상관없이 디바이스의
모든 외부 핀을 구동시키거나 값을 읽어 들일 수 있는 기능을 제공합니다.
① 디바이스 내에서 모든 외부와의 연결점을 가로챕니다.
(즉 외부로 나가는 각각의 핀들과 일대 일로 연결)
② 각각의 셀은 시리얼 쉬프트 레지스터(바운더리 스
....
❖ CELL의 기본 구성
PI : Parallel Input의 약자로 외부 신호 입력 또는 Digital Logic에서 나오는 출력을 Cell입장에서는 입력으로 볼 수 있습니다.
PO : Parallel Output의 약자로 외부 신호 출력 또는 Digital Logic에 인가되는 입력을 Cell입장에서는 출력으로 볼 수 있는 겁니다.
SI : Scan Input으로 직렬 입력 단자입니다.
SO : Scan Output으로 직렬 출력 단자입니다.

참고 자료

Boundary-Scan Tutorial : http://www.asset-intertech.com/tutorial/tutorial.htm
Intel StrongARM SA1110 Menual - chapter 16
: http://developer.intel.com/design/strong/manuals/
유영창님 JTAG강의 : http://www.kelp.or.kr
386 EX구조와 프로그래밍 : 17장 JTAG시험논리장치
http://www.falinux.com/win/study/01/jtag1.html