교류및전자회로실험 실험3 순차 논리 회로 기초 예비보고서
- 최초 등록일
- 2024.06.22
- 최종 저작일
- 2023.09
- 8페이지/
MS 워드
- 가격 1,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
"교류및전자회로실험 실험3 예비보고서"에 대한 내용입니다.
목차
1. 실험 명
2. 실험 개요
3. 이론 조사
4. 실험 기기
5. 예비보고서 문제풀이
(1) SR 플립플롭과 JK 플립플롭의 기능을 추가로 조사하여 정리하시오:
6. 실험 순서
7. 참고 문헌
본문내용
1. 실험명
실험 3. 순차 논리 회로 기초
2. 실험 개요
디지털 논리회로 교과에서 학습한 순차 논리 회로의 동작을 아두이노를 이용해 되풀이해 보고, 패키지 소자들을 이용해 하드웨어 수작업으로 구현했던 과거 회로와 비교하여 어떤 부분이 어떻게 프로그램으로 대체 가능한지 학습한다.
3. 이론조사
-플립플롭
플립플롭은 전원이 공급되면 1 또는 0의 출력이 유지되는 디지털 회로이다. 출력이 두가지 상태 중 하나로 안정되기 때문에 쌍안정 멀티바이브레이터라고도 한다. 이와 같은 특성을 이용하여 플립플롭은 메모리로도 많이 활용된다.
플립플롭은 대표적인 순서 논리회로이다. 순서 논리회로는 출력을 입력쪽에 연결한 궤환(feedback) 회로를 가지고 있으며, 이를 통해 출력이 논리 동작에 영향을 미친다. 순서 논리회로에는 플립플롭 외에도 뒤에서 배울 레지스터, 카운터 등이 있다.
플립플롭에는 RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등이 있으며, 이번 실험에서는 D 및 T 플립플롭을 다룬다.
-D 플립플롭
위 그림은 D 플립플롭의 기호와 진리표이다. D 플립플롭은 1개의 입력과 2개의 출력 및 CK를 가지고 있다. D 플립플롭도 상승 엣지형이다. 진리표를 보면 D=1일 때 Q=1이 되고 D=0이면 Q=0이 된다. 결과적으로 입력 D와 출력 Q는 항상 같다. 이는 마치 메모리에 데이터를 기록하는 것과 같으므로 D 플립플롭이라는 이름을 붙였다.
또 위의 우측 그림은 D 플립플롭의 디지털 회로로, 이는 RS 플립플롭에 NOT 게이트를 추가한 구성이다. 입력 D는 RS 플립플롭의 S에 해당하며, R에 해당하는 입력은 NOT 게이트를 통해 연결된다. D 플립플롭은 RS 플립플롭의 입력(R, S)을 (1, 0) eHSMS (0, 1)로만 설정하는 것으로 생각할 수 있다. 이렇게 하면 RS 플립플롭의 ‘금지’상태를 근본적으로 막을 수 있다.
참고 자료
광운대학교 전기공학과, 교류및전자회로실험, 10-11p.
허경용, 『아두이노 바이블』, (파주 : 주식회사 제이펍, 2021)
홍순관, 『기초전자실험 with PSpice』, (서울 : 한빛아카데미, 2021)
홍순관, 『디지털 회로 실험 with PSpice』, (서울 : 한빛아카데미, 2021)
네이버블로그, 파형발생기 기기이용및사용법, 최이후이후이후, 희우, https://blog.naver.com/uu5626/221266905141.