[A+]아날로그및디지털회로설계실습 11장 결과보고서

목차

1. 서론
2. 실험 결과
3. 결론

본문내용

요약: dual JK Flip Flop을 사용하여 비동기식 카운터 및 동기식 카운터를 만들고 그 원리를 이해한다.

1. 서론

Dual JK Flip Flop 소자인 74HC73은 JK Flip Flop과 달리 clk신호 앞에 complement가 있어 rising edge가 아닌 falling edge에 Q값이 변하는 소자이다.

본 소자를 이용하여 비동기식 카운터와 동기식 카운터를 구현할 수 있다.

먼저 비동기 카운터란, 첫 번째 Flip-Flop에만 클록이 입력되고, 이후 FF는 이전 FF의 출력을 입력으로 사용한다. 이 때문에 delay가 발생되고, glitch나 ripple 현상이 일어나게 된다. 두번째 FF부터는 이전단의 출력을 입력으로 사용하므로 한 stage를 거칠수록 Qn값의 주기가 2배씩 늘 어나며 이것을 ‘분주회로’의 특성으로 볼 수 있다. 때문에 각 stage의 결과값을 이진법기준으로 한자리씩 할당하였을 때, 그 결과값은 clk가 한 주기 지날때마다 1(2)씩 증가하는 결과를 출력할 수 있다. 즉, 카운터를 설계할 수 있다.

반면 동기 카운터는, 모든 FF가 동일한 clk 신호를 공유한다. 하나의 clk signal을 공유하기 때 문에 앞선 비동기식 카운터에서 발생하는 문제점인 delay를 해결할 수 있다. 다만 J와 K 입력은 이전 플립 플로의 출력의 상태에 영향을 받는다. 세번째 stage 부터는 이전단의 Q 출력과 그 이 전단의 Q 출력값을 AND한 결과값을 J와 K입력으로 대입한다. 이렇게 되면 각 stage의 결과값 을 이진법기준으로 한자리씩 할당하였을 때, 그 결과값은 clk가 한 주기 지날때마다 1(2)씩 증가 하는 결과를 출력할 수 있다. 즉, 카운터를 설계할 수 있다.

참고 자료

없음