A+ 정보통신실험 4주차 예비보고서 - OP-AMP 연산 증폭 회로

소개글

충북대학교 3학년 과정 정보통신실험 보고서 작성본입니다.
실험보고서 작성부분에서 A+(졸업 학점 4.43)를 놓친적 없습니다!
참고하시고 보고서에 작성하시면 도움이 될 것입니다. :)

정보통신실험 4주차 예비보고서 - OP-AMP 연산 증폭 회로

목차

1. 실험이론
2. 예비실험
3. 예비보고서 결과

본문내용

연산 증폭기란?
 연산 증폭기의 입/출력 단자
⚫ 반전(Inverting) 입력단자 : 입력신호와 출력신호가 반전 위상(180도 위상 차)
⚫ 비반전(noninverting) 입력단자 : 입력신호와 출력신호가 동일 위상을 가짐
⚫ 출력단자 : 출력신호가 나오는 단자
⚫ 전원단자 : +전원과 –전원이 인가되는 단자
⚫ 오프셋 제거(offset nulling)단자와 주파수 보상을 위한 단자.

 연산 증폭기 기능
● 두 입력단자에 인가된 신호의 차를 연산 증폭기의 자체 이득만큼 증폭한 후 단일 신호로 출력

= 연산 증폭기의 개방루프 이득

 이상적인 연산 증폭기의 특성
⚫ 개방루프 이득과 입력저항 : 무한대(매우 큰 값)
⚫ 입력 바이어스 전류와 출력저항 : 0(매우 작은 값)
⚫ 공통 모드 제거비 : 무한대(매우 큰 값)

파라미터
이상적인 경우
개방 루프 이득
∞
입력 저항
∞
입력 바이어스 전류
0
출력 저항
0
공통모드 제거비
∞
단위이득 대역폭
∞

1. 가상단락(virtual short) : 두 입력단자 사이의 전압이 0에 가까워 두 단자가 단락된 것처럼 보이지만 두 단자 사이의 전류가 0인 특성

2. 가장접지(virtual ground) : 연산 증폭기의 비반전 단자를 접지 시키고 반전 단자에 부귀환을 걸면, 연산 증폭기 입력단자 사이의 가상단락 현상에 의해 반전 단자가 접지된 것처럼 보이는 특성

참고 자료

없음