패키징 (후공정) 내용 정리

소개글

"패키징 (후공정) 내용 정리"에 대한 내용입니다.

목차

없음

본문내용

개념
반도체 관점에서 패키징의 개념 : 외부 환경으로부터 보호하고 단자 간 연결을 위한 전기적인 포장 / 반도체 칩을 탑재될 기기에 적합한 형태
PCB (printed circuit board) 인쇄 회로 기판
전자 부품을 pcb에 고정하고 부품 사이를 구리 배선으로 연결하여 전자회로 구성
전선의 배선이 인쇄 되기에 인쇄회로로 불린다
목적에 맞는 설계와 두께
substrate PCB
전자회로 구성용 PCB보다 얇으며, die의 전기적 인출을 담당하는 역할
HOW die와 sub pcb 연결?
conventional package
wire bonding(WB 공정) : 전통적인 방식
wire : 전기 전도성이 높은 금, but 구리와 은은 저렴하지만 산화의 위험성
메모리 제품, 다단 적층 유리 ( 가격 저렴, 성능 낮음)
flip chip : 납땜 방식, 아래쪽으로 전기가 인출 (뒤집다는 의미), die 에 solder bump로 PCB와 접합
solder : Sn(주석), Ag(은), Cu(Pb는 규제)
interposer (윗층의 전기를 빼주는 bump) 때문에 다단 적층 불리
비메모리 제품 (높은 가격, 성능)

경박단소 (가볍고 얇고 짧고 작음)
WB - 다단 적층에 유리 (V자 형태 : V-NAND)
HOW ABOUT flip-chip의 장점 + 다단 적층?
Advanced packaging
*substrate 미사용, wafer단위 공정
through silicon via (TSV) : chip 내부에 직접 관통하는 기술로 빠른 전기적 장점 및 다단구조에도 유리
core die , buffer die
wafer level package (WLP) : pcb sub을 사용하지 않고, 바로 die에 전기적 배선을 만들어버리는 기술, 다단 적층에 장점
redistribution layer → pcb 대체
TSV (through-silicon-via)
빠른 전기 인출, 서버용 메모리와 같은 고성능용 메모리 제품
서버용 메모리 : high-band-width memory (HBM 메모리)
Trade-off
conven. packaging 생산성 용이, 낮은 단가
advan. packaging 성능 향상, wafer 단위의 공정, pcb 사용하지 않음, 작업성과 비용 측면 손해,

참고 자료

없음