디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 1

소개글

"디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 1"에 대한 내용입니다.

목차

1. 실험목표
2. 관련이론
3. 데이터시트
4. PSpice 시뮬레이션 회로도 및 결과

본문내용

1. 실험목표
① D 플립플롭의 회로 구성과 동작을 실험한다.
② JK 플립플롭의 회로 구성과 동작을 실험한다.
③ T 플립플롭의 회로 구성과 동작을 실험한다.

2. 관련이론
⚫D 플립플롭
- 플립플롭(Flip Flop)은 전원이 공급되면 1 또는 0의 출력이 유지되는 디지털 회로이다. 출력이 두가지 상태(1 또는 0) 중 하나로 안정되기 때문에 쌍안정 멀티바이브레이터(Bistable Multivibrator)라고도 한다. 이와 같은 특성을 이용하여 플립플롭은 메모리로도 많이 활용된다.

- 플립플롭은 대표적인 순서 논리회로(Sequential Logic CIrcuit)이다. 순서 논리회로는 출력을 입력 쪽에 연결한 궤환(Feedback) 회로를 가지고 있으며, 이를 통해 출력이 논리 동작에 영향을 미친다. 순서 논리회로에는 플립플롭 외에도 뒤에서 배울 레지스터(Register), 카운터(Counter)등이 있다.

참고 자료

없음