논리회로설계실험 10주차 up down counter설계

목차

1. Objective of the Experiment
2. Theoretical Approach
3. Verilog Implementations
4. Resul
5. Conclusion

본문내용

1) Objective of the Experiment(실험 목적)
이번 실습에서는 3-bit up-down counter를 Moore machine, Mealy machine으로 구현한다. 강의내용에서 다룬 두가지 machine의 기본적인 modeling방식과 작동원리를 참고하여 설계할 것이다. 마지막으로 testbench 코드를 작성하여 Modelsim의 simulation을 이용해 출력 파형을 확인하여 구현한 두가지 방식의 3-bit up-down counter가 정상적으로 작동하는지 검증할 것이다.

2) Theoretical Approach(이론)
2.1) Moore machine
Moore machine의 가장 큰 특징은 output이 current state에 의해서만 결정된다는 것이다. 이러한 특징을 이용하여 3-bit up-down counter를 Moore machine-style diagram으로 그려보았다.
오른쪽의 diagram과 같이 current state에 의해서만 output이 결정되는 Moore machine-style diagram이 그려진다. Input으로 reset, mode가 필요하며, output으로는 next_state가 필요하다. S0부터 S7까지 총 8개의 state가 필요할 것이므로 3-bit의 state가 필요하고, output과 next_state도 마찬가지로 3-bit가 필요할 것이다.

2.2) Mealy machine
Mealy machine은 current state와 input에 의해서 output이 결정된다. 이러한 특징을 이용하여 3-bit up-down counter를 Moore machine-style diagram으로 그려보았다.

참고 자료

없음