[컴퓨터시스템구조] Rambus DRAM

소개글

Ranbus RAM에 대하여 정리한 자료입니다.

목차

Ⅰ. Rambus Memory의 구조와 기능
1. Rambus Memory System의 개요
2. DATA BUS
3. Row address 및 control
4. Column address 및 control
5. Normal bus clock
6. Serial bus, Clock, 그리고 Command line
7. Voltage reference
8. Rambus Memory device

Ⅱ. Rambus DRAM (Dynamic Random Access Memory)
1. 개요
2. SDRAM 과 DRDRAM
3. 클럭의 전송
4. 동작과 특징
5. RSL (Rambus Signaling Level)
6. 장점
7. 단점
8. 대역폭과 레이턴시 - 두가지의 메모리성능

Ⅲ. 참고 자료

본문내용

Direct Rambus 메로리 시스템은 high speed 데이터 및 컨트롤 버스(bus)를 사용하여 최대 32개의 메모리 제품이 메모리 컨트롤러에 연결되어질 수 있도록 되어있다.

모든 버스(Bus)는 각각의 메모리에 직접적으로 연결됨으로써 스터브(stubs), 스큐(skew), 노이즈(noise)등을 최소화시킬 수 있도록 되어 있다. 이 스스템은 1개의 RDRAM에 의해서도 충분히 동작되어 질 수 있으며 추가적으로 최대 32개의 제품을 업그레이드(Up - grade)할 수 있어, 최대 144Mb x 32 (576MBytes)까지 제공할 수 있다. 클럭 제너레이터（Clock generator) 칩은 400MHz를 공급하며 버스를 다라서 메모리 컨트롤러에 전달되며, 또는 버스를 통해서 터미네이터(terminator)로 이동된다.

모든 데이터 동작은 16 byte 패킷(packets)으로 구성되며, 그 속에는 byte enable mask bits 가 포함되어 있어, 쓰기(write) 기능을 위한 byte granularity 기능을 제공한다. RDRAM은 8-bit byte 또는 9-bytes로 가능하다. 여기에서는 9-bit byte를 주로 예로 들며 결국 18-bit 와이드 데이터 버스를 설명할 수 있다.

참고 자료

없음