(22년) 중앙대학교 전자전기공학부 전자회로설계실습 결과보고서 10. Oscillator 설계

소개글

"(22년) 중앙대학교 전자전기공학부 전자회로설계실습 결과보고서 10. Oscillator 설계"에 대한 내용입니다.

목차

1. 요약
2. 서론
3. 설계실습 결과
4. 결론

본문내용

R1=R2=R=1kΩ, C=0.47uF으로 Oscillator를 설계하고 이에 나타나는 VO, V+, V-의 파형을 확인하고 T1, T2, VTH, VTL을 측정하였으며 PSPICE 시뮬레이션 결과와 비교해보았다. 출력의 형태는 모두 PSPICE의 파형과 거의 같게 나왔으며 다만 VO에서 약 10V의 DC Offset Voltage가, V+, V-에서 약 5V의 DC Offset Voltage가 관찰되었음을 각각의 파형의 Vmax와 Vmin, 그리고 Vpp값을 통해 확인할 수 있었다. 이 DC Offset Voltage가 발생한 이유로 생각해본 것은 differential 구조의 OP AMP가 ideal하지 않고 기하구조에서 완벽하게 대칭을 이루지 못하기 때문에 발생한 전압이 증폭되어 나타난 것으로 생각해 볼 수 있었다. 실험을 할 때 OP AMP의 Offset null 단자를 연결하지 않았었는데 만약 연결해서 실험한다면 Offset Voltage를 줄일 수 있었을 것이라고 생각한다. T1과 T2의 실험값은 시뮬레이션값에 비해 오차율 14.58%로 측정할 수 있었고 VTH와 VTL은 오차율 10.23%로 측정하였다.

참고 자료

없음