A+받은 카운터(계수기,COUNTER) 회로 결과보고서 PSPICE

소개글

"A+받은 카운터(계수기,COUNTER) 회로 결과보고서 PSPICE"에 대한 내용입니다.

목차

1. 실험 장비
2. 실험 내용 및 방법
3. 실험 결과 및 data 분석
4. 실험에 대한 고찰
5. 참고 문헌

본문내용

1. 실험 장비
① 신호(함수) 발생기
② 직류 전원 장치
③ 오실로스코프
④ 프로브
⑤ 브레드 보드
⑥ 연결도선
⑦ BNC 코넥터-악어클립 케이블
⑧ JK flip-flop (HD74LS76AP)
2. 실험 내용 및 방법
계수기는 입력되는 클럭의 수를 세는 디지털 회로이다. 계수기를 구성하는 회로는 flip-flop인데, N개의 flip-flop을 사용하면 N-bit의 계수기를 구성할 수 있다.
(1) JK flip-flop의 토글 동작
실험 22에서 다룬 JK flip-flop에서   두 입력을 모두 1로 한 경우 출력  는 이전의 출력과 반대값, 즉   로 바뀌는 것을 보았다. 그러나   입력이 1값을 계속 유지할 때 출력  의 상태가 끊임없이 바뀌어서는 안 된다. 따라서 JK flip-flop에는  또는  이라는 입력이 있어서 JK flip-flop은 이  입력에 동기되어 동작한다.    입력이 둘 다 1이고,  단자에 신호가 입력될 때 출력  의 상태가 이전의 값과 반대로 바뀌게 되는 데 이를 토글 동작이라고 한다. 계수기는 flip-flop의 토글 동작을 이용하는 회로이다. 그림 1은  입력을 갖는 JK flip-flop의 기호와 이 flip-flop의 토글 동작을 나타내는 파형을 도시한다.

참고 자료

전기전자기초실험 대한 전자공학회 편 청문각
HD74LS76AP PINOUT [http://www.datasheetcafe.com/7476-datasheet/]