가산증폭기 - 전기전자실험2

소개글

"가산증폭기 - 전기전자실험2"에 대한 내용입니다.

목차

1. 실험 목적

2. 관련 이론
(1) 연산증폭기
(2) 가산증폭기

3. 설계

4. 실험

본문내용

1. 실험 목적
(1) 가산기 회로를 구성하고, 전압이득을 구해본다.
(2) 정현파와 삼각파를 인가해 출력파형의 변화를 확인한다.

2. 관련 이론
(1) 연산 증폭기(Op Amp)

<그림1> 연산 증폭기

연산증폭기(operational amplifier)은 연산을 위해서 사용할 수 있는 일종의 차동증폭기이다. 연산증폭기(operational amplifier)란, 바이폴러 트랜지스터나 FET를 사용하여 이상적 증폭기를 실현 시킬 목적으로 만든 아날로그 IC(integrated circuit)로서 원래 아날로그 컴퓨터에서 덧셈, 뺄셈, 곱셈, 나눗셈 등을 수행하는 기본 소자로 높은 이득을 가지는 증폭기를 말한다.
이것은 (+) 및 (-) 2개의 입력 단자를 가지며, 외부 되먹임 회로를 첨가하여 사용한다. 저항, 커패시터, 다이오드 등 연산증폭기의 외부회로에 붙은 몇 가지 소자를 바꿈으로써 여러 가지 선형 또는 비선형 동작을 안정되게 행할 수 있다. 연산증폭기는 증폭율이 매우 크게 트랜지스터 등을 미리 연결하여 놓은 직결식 차동 증폭기로서 거꾸로 되먹임 (negative feedback)을 함으로서 증폭율을 조정할 수 있고 또, 증폭율의 안정도를 높일 수 있는 이점이 있다.

✤ 이상적인 연산 증폭기의 특징

<그림2> 연산 증폭기
① 이득이 무한대이다. (개루프)
② 입력 임피던스가 무한대이다. (개루프)
③ 대역폭이 무한대이다.
④ 출력 임피던스가 0이다.
⑤ 낮은 전력 소비
⑥ 온도 및 전원 전압변동에 따른 무영향 (zero drift)
⑦ 오프셋(offset)이 0이다. (zero offset)
⑧ CMRR이 무한대 이다.(차동 증폭회로)

참고 자료

없음