중앙대학교 아날로그및디지털회로설계실습 설계실습 4. 신호 발생기 A+ 예비보고서

소개글

"중앙대학교 아날로그및디지털회로설계실습 설계실습 4. 신호 발생기 A+ 예비보고서"에 대한 내용입니다.

목차

1. 실습목적
2. 실습 준비물

참고문헌

본문내용

다이오드를 달게 되었을 때 온전하게 인가된 전압인 15V가 출력되는 것을 출력 결과로 확인 할 수 있다. 교재의 이론부의 마지막 단락을 보면 그 이유를 짐작할 수 있다. Op 증폭기의 이 득이 1보다 큰 경우에는 포화로 인해 왜곡된 파형을 보인다. 그리고 이러한 문제점들은 이득 값들을 조정하여 해결할 수 있다. 특히 전체 이득이 소신호에서는 1보다 크게, 대신호에서는 1보다 작거나 1에 근사한 값을 가지게 함으로써 신호 문제를 해결할 수 있다. 그림 7-3 Wien Bridge의 자동 이득 조정회로에서 에 다이오드를 달아 발생한 Negative feedback이 이를 가능하게 한다. 즉, 대신호에서는 다이오드 중 하나가 Forward bias 됨으로써 Feed back 저 항과 Op 증폭기의 이득을 감소시키는 반면, 소신호에서의 이득은 다이오드에 영향을 받지 않 게 되는 것이다. 그렇기 때문에 Wien Bridge 방식은 일반적으로 KHz대역에서 신호를 발생시 키기 위해 많이 사용되는 것이다.

참고 자료

아날로그 및 디지털회로 설계 실습, “이론 7. 신호 발생기”, p.44-45