디지털 논리회로의 응용 카운터/시프트레지스터
- 최초 등록일
- 2022.03.03
- 최종 저작일
- 2021.11
- 16페이지/
MS 워드
- 가격 2,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
실험 레포트 A 받은 레포트입니다
목차
1. 실험 목표
2. 실험 이론
1) 기초회로
3. 실험 재료 및 장비
1) 기초회로
2) 실험재료
4. 실험 방법
1) 비동기식/동기식 카운터
2) 시프트 레지스터
5. 실험결과
1) 비동기식/동기식 카운터
2) 시프트 레지스터
6. 결과분석및토의
1) 비동기식/동기식 카운터
2) 시프트 레지스터
7. 참고문헌
본문내용
1.실험 목표
(1)비동기식 카운터와 동기식 카운터의 원리에 대해 이해할 수 있다.
(2)시프트 레지스터의 원리에 대해 이해할 수 있다.
2.실험 이론
(1)기초회로
1)비동기 카운터
카운터는 클럭의 펄스 엣지에 따라 카운터를 구성하는 플립플롭에 의해서 2진수의 숫자를 하나씩 증가시키는 회로이다. 카운터는 특정 사건의 발생 횟수를 계산하고, 시스템의 작업을 제어하기 위한 타이밍 간격을 생성하며, 특정 사건들 사이의 경과 시간을 추적하는 등의 작업을 할 수 있다.
이번 실험에서 사용하는 비동기 카운터는 4비트 up 리플 카운터라고 불린다. 비동기 카운터는 토글 기능이 카운팅 옵션에 알맞기 때문에 플립플롭을 이용해서 회로를 구성할 수 있다. Up 카운터는 작은 수부터 큰 수로 카운트하는 역할을 한다. 0에서부터 15까지 카운트하고 다시 0으로 돌아가서 다시 커지는 순으로 카운트하게 된다. 4비트 리플 카운터의 회로 구성과 timing diagram은 다음과 같다
4비트 이진법 리플 카운터의 플립플롭의 J, K입력은 모두 1이된다. 이로 인해서 출력 Q는 토글이 되게 된다. 이진 카우터를 이해하기 위해서는 위의 count sequence를 참고해야 한다. 제일 낮은 출력인 A1은 각각의 카운트 펄스와 보완해야한다. A1이 1에서 0으로 갈때마다 A2를 보완한다. A2가 1에서 0으로 갈 때, A@는 A3를 보완한다. 그리고 나머지도 똑같다. 예를 들면 0111에서 1000으로 변하면 A1이 1에서 0으로 변하므로 A2를 보완한다. A2가 보완되므로 A2의 값도 1에서 0으로 변하고 이는 A3를 보완한다. A3도 1에서 0으로 가므로 A4가 보완되어서 1000으로 변하게 된다. 플립플롭은 한 번에 하나씩 빠른 속도로 바뀌게 되고 신호는 리플 방식으로 카운터를 통해 전파되게 된다.
참고 자료
Stephen Brown, Zvonko Vranesic/Fundamentals of Digital Logic with VHDL Design 3rd editon/Higher Education/pg 401-402, 404-411
M.morris mano/Digital logic and computer design/pearson/pg 230-236, 242-244