Latch up in CMOS report

목차

1. Introduction

2. CMOS

3. Latch up
1) Latch up이란
2) Latch up의 원인
3) Latch up의 조건

4. Latch up Avoidance

5. Reference

본문내용

1. Introduction
Latch up은 CMOS IC 소자의 적용에 있어서 오랫동안 문제를 가져왔다. Scaling down을 진행하며 IC가 작아짐에 따라 IC소자내의 transistor사이의 간격이 작아졌다. 이러한 좁은 간격에서 latch up은 잘 일어났고 소자가 파괴되는 일이 발생했다. Latch up이 무엇인지 알고 이를 해결하는 방안에 대해서 알아야 할 필요가 있다.

2. CMOS
Latch up이란 CMOS의 가장 큰 문제인 자기파괴현상이다. 먼저 CMOS란 PMOS와 NMOS를 직렬로 연결하고 gate를 같이 연결한 소자로 gate bias에 의해 각각 ON, OFF가 결정된다. ON, OFF상태를 변화시킬 때는 전력을 소모하지만 같은 입력신호에 대하여 N, PMOS가 서로 반대로 동작하므로 전원과 GND사이에 흐르는 bleeding current가 거의 없는 장점이 있다. MOSFET의 동작 영역에서 직류 전달 특성은 linear region에서 출력 전압이 입력전압과 거의 같고, saturation region에서 출력전압은 gate voltage에서 threshold voltage를 뺀 값이 된다.

참고 자료

Latch-Up, Texas Instruments, White Paper SCAA124–April 2015, Marty Johnson, Roger Cline, Scott Ward, Joe Schichl
Understanding Latch-Up in Advanced CMOS LogicNational Semiconductor AN-600, February 1989
Latchup in CMOS Technology, 1998 IEEE International Reliability Physics Symposium Proceedings. 36th Annual, M.J. Hargrove; S. Voldman; R. Gauthier; J. Brown; K. Duncan; W. Craig