[전기회로설계실습] RLC 회로의 과도응답 및 정상상태응답

소개글

"A+"
"[전기회로설계실습] RLC 회로의 과도응답 및 정상상태응답"에 대한 내용입니다.

목차

1. PSPICE Simulation 과제 : 저감쇠

2. PSPICE Simulation 과제: 임계감쇠

3. PSPICE Simulation 과제: 과감쇠

4. PSPICE Simulation 과제
1) 입력 전압 사각파(-1 to 1 V, 10 ㎑)
2) 입력 전압 AC sweep
3) 입력 전압 사각파(-1 to 1 V, 15.926 ㎑)

본문내용

1.1 PSPICE Simulation 과제 : 저감쇠
입력을 function generator로 하고 가변저항을 변화시켜서 저항(가변저항 +10 Ω)에 걸리는 전압이 저감쇠의 특성을 보이도록 하라. 이때의 ωd를 계산하고, 저항(가변저항 +10 Ω)값을 제출하라. 입력 신호를 기준으로 하여 R, L, C에 걸리는 출력 전압을 제출하고, ωd의 값이 저감쇠의 조건을 만족하 는지 확인하여라.
(Function generator : vpulse파/0 to 1 V, 1 ㎑, duty cycle = 50 %)

- 저감쇠
저항(가변저항 + 10 Ω) R = 10 Ω + 140 Ω = 150 Ω

<중 략>

1.3 PSPICE Simulation 과제: 과감쇠
가변저항을 변화시켜서 저항(가변저항 +10 Ω)에 걸리는 전압이 과감쇠의 특성을 보이도록 하라. 이 때의 저항을 측정하여 입력신호를 기준으로 하여 R, L, C에 걸리는 출력 전압을 제출하여라. 과감쇠 의 조건을 만족하는가?
- 과감쇠
R= 5kΩ
가변저항 = R-10Ω= 4990 Ω

커패시터에 걸리는 전압은 서서히 증가하고, 인덕터에 걸리는 전압은 점점 감소한다. 인덕터의 전압이 음수가 될 때 저항에 걸리는 전압은 감소하기 시작한다.

참고 자료

없음