디지털 논리회로2 설계과제

소개글

"디지털 논리회로2 설계과제"에 대한 내용입니다.

목차

1. 알고리즘 분석 및 시스템 블록 설계
2. ASMD Chart
3. 제어기 설계
4. DataPath 설계

본문내용

1. 알고리즘 분석 및 시스템 블록 설계

1. Start = 0 이면 초기상태에서 정지, Start = 1 이면 시스템이 동작한다.
2. 피제수(Dividend)를 Z2 , 제수(Divisor)를 A에 저장한다. Z1은 0으로 초기화되고,
제수가 4비트이고 SRG A는 8비트이므로 제수의 앞 부분은 0으로 채워진다.
3. Z1, Z2를 왼쪽으로 한 비트씩 시프트한다.
4. Z1과 A를 비교한다. Z1 > A 이면 비교기의 결과가1이다. 1이 Z[0](Z2의 LSB)에 시프트되고 감산기가 작동되어 감산의 결과가 Z1에 대입된다. Z1 < A 이면 비교기의 결과가 0이고 Z[0](Z2의 LSB)에 0이 시프트된다.
5. 비교가 일어날 때 마다 카운터 P가 1씩 감소하며, P가 0이 되면 비교 및 감산을 종료한다.
6. 최종 감산의 결과가 Z1에 업데이트되며 이것을 나머지, 최종 비교의 결과가 Z2에 업데이트되며 이것을 몫이라고 한다.

참고 자료

없음