트랜지스터 증폭기 실험 (실험리포트)

목차

1. 각 Cap의 역할 1,2,3
2. node1, node2 출력파형비교
3. node1의 DC 전압 level(Q-point)를 잘 잡아야되는 이유
4. Cap3가 있고, 없고 이득(Gain)에 주는 영향
5. node3에 전압을 바이어스 하는 이유?
6. feed-back 2단 증폭기 설계
7. 실험5.2 5.3
8. 고찰

본문내용

1. 각 Cap의 역할 1,2,3
cap1의 역할 : node3(Base)의 DC전압값과 신호전원 VIN의 DC전압값에 상관없이 신호전원 VIN의 AC성분만 증폭기에 입력시키기 위한 커플링 커패시터이다. 빠른 주파수로 VIN의 전압이 변화함에 따라 커패시터 반대쪽의 node3의 전압도 같은 크기만큼 변화하여 신호전원전압의 ac성분만 base단자로 전달되게 한다.

cap2의 역할 : cap1과 마찬가지로 node1(Collector)의 DC전압값과 node2(부하)의 DC전압값에 상관없이 Collector의 AC성분만 부하에 전달시키기 위한 커플링 커패시터이다. cap1와 같이 빠른 주파수로 node1의 전압이 변화함에 따라 커패시터 반대쪽의 node2의 전압도 같은 크기만큼 변화하여 collecter전압의 ac성분만 부하에 전달되게 한다.

cap3의 역할 : AC해석에서 RE의 영향을 없애 이득을 올려주는 바이패스 커패시터이다. 바이어스 전압을 잡아주기 위해 emitter에 연결한 저항 RE은 이득을 감소시키는데 이 저항 RE와 GND사이에 바이패스 커패시터를 달아줘서 RE를 GND에 바이패스(우회)시켜서 ac해석에서 RE가 무시되도록 해줘 RE에 따른 이득감소효과를 없애줘서 상대적으로 이득을 증가시켜주는 역할을 한다.

2. node1, node2 출력파형비교
그림 1의 Common Emitter 증폭기 회로를 설계하기 위해 RC=680Ω, RE=1kΩ, R1=4.7kΩ, R2=3.3kΩ로 설계하였다(더 자세한 설계과정은 6에 설명하였습니다). 위의 회로에서 RE값은 너무 작아 RE<<RC가 되면 Base단자(node3)에 바이어싱이 제대로 되지 않아 포화영역에서 동작하게 되고, RE값이 너무 커서 RE>>RC가 되어버리면 RC에 흐르는 전류가 제한되어 제대로 증폭을 할 수 없다.

참고 자료

없음