[A+]중앙대 아날로그및디지털회로설계실습 과제 동기순서 논리회로 (Stopwatch 설계) (15주차)

소개글

"[A+]중앙대 아날로그및디지털회로설계실습 과제 동기순서 논리회로 (Stopwatch 설계) (15주차)"에 대한 내용입니다.

목차

없음

본문내용

카운터에서 사용하는 JK Flip-Flop인 74HC73은 CLR 단자가 High일 때 정상 동작한다. 16진 카운터는 74HC73을 4개 사용한다. 10진 카운터를 만들기 위해서 16진 카운터의 두 번째, 네 번째 Flip-Flop의 CLR 단자에 NAND 게이트를 추가한다. 출력이 둘 다 1일 때 NAND 게이트는 0을 출력해서 두 번째, 네 번째 Flip-Flop이 1을 출력하는 시점에 첫 번째 Flip-Flop의 CLR 단자에 Low값이 들어와 카운터는 1010을 출력하지 못하고 0000인 초기 값을 출력한다. 따라서 10진 동기 카운터로 동작하게 된다.

참고 자료

없음