서강대학교 디지털논리회로실험 8주차 결과보고서

목차

1. 실험목적
2. 배경이론 및 실험방법
3. 실험결과
4. 결과분석 및 토의
5. 검토사항
6. 참고문헌

본문내용

1. 실험목적
1) Shift Registers
Shift registers의 구조와 동작원리를 이해한다.
Shift register를 활용하여 multiplier를 구성한다.

2. 배경이론 및 실험방법
Shift register란 개별적인 flip flop들의 연결에 의해 구성되는 shift register는 clock의 한 주기가 지날 때마다 연결되어 있는 register들의 내용(data)이 한 bit씩 이동하게 만드는 register이다. Shift register를 구성하는 register의 수만큼의 clock이 지나면 SEROUT을 통해 나오게 된다. Shift register에는 4가지 구조가 존재한다.

① Serial-in, serial-out
이 구성 bit수만큼 데이터를 지연시키는 역할을 한다.

② Serial-in, parallel-out
저장되는 모든 bits에 대해 개별적인 출력이 존재하며, 직렬데이터를 병렬데이터로 변경 시켜주는 역할을 하는 회로이다.

③ Parallel-in, serial-out
LOAD/SHIFT신호의 상태에 따라서 저장되어 있는 데이터를 shift한다. 이 구조에서 flip flop의 입력부분에는 2-input MUX가 사용되어 load와 shift의 선택에 따라 데이터를 선택 하게 되며, 병렬데이터를 직렬데이터로 변환하는 기능을 하는 회로이다.

④ Parallel-in, parallel-out
병렬로 입력되어 저장되는 모든 입력 데이터를 보여줄 수 있는 출력 신호를 갖는 회로이다. 두 개의 모듈을 통해 송수신 하는 구조는 다음과 같다.
두 모듈 사이를 직렬bus를 이용해 연결한다. 전송 및 수신 모듈의 내부에서는 마이크로 프로세서 또는 CPU와 같이 8-bit 단위로 데이터를 처리하는 소자들을 사용하기 때문에 데이터를 병렬 형태로 처리하는 것이 일반적이다.

참고 자료

디지털논리회로 실험교재, 서강대학교 전자공학과 lab8
S. Brown and Z. Vranesic, “Fundamentals of Digital Logic with VHDL Design,’ 3 rd
edition, McGraw-Hill, 2009.