서강대학교 디지털논리회로실험 2주차 결과보고서

목차

1. 실험목적
2. 배경이론 및 실험방법
3. 실험결과
4. 결과분석 및 토의
5. 검토사항
6. 참고문헌

본문내용

1. 실험목적
1) TTL logic gates의 동작 방법을 익힌다.
2) Logic level과 noise margins, 그리고 fanout에 대해 이해한다.
3) Gates를 이용하여 구현된 임의의 논리 함수가 최소화 될 수 있음을 확인한다.
4) Wired OR logic의 특성과 활용 방법을 익힌다.
5) FPGA를 이용하여 간단한 논리 회로를 구현하고 동작을 확인한다.

2. 배경이론 및 실험방법
Logic signal은 기본적으로 0(low)과 1(high)을 활용해 나타낸다. 기본적으로 AND, OR, NOT이라는 함수들이 존재하며 AND와 OR logic 출력에 inverter symbol를 추가한 형태로 각각 NAND, NOR gate를 나타낸다. TTL에서는 입력과 출력에 대해 각각 최대, 최소전압이 존재한다. 이는 HIGH나 LOW상태로 인식되기 위한 각각 최대, 최소전압을 의미한다. HIGH상태에서는 최소 출력전압이 2.7V이고 최소 입력전압은 2.0V이다. 두 값이 차이가 나는 이유는 출력전압에서 noise에 의한 영향을 받더라도 입력단자에서는 HIGH로 인식하기 위함이다. LOW상태에서는 출력, 입력이 각각 0.5V, 0.8V인데 TTL의 경우 HIGH상태보다 LOW상태가 더 민감한 것을 알 수 있다. Fanout은 하나의 gate출력에 연결될 수 있는 gate입력의 수로 정의하는데, 이를 통해 출력에 과부하가 걸리는지 아닌지를 확인할 수 있다.
실험은 우선 브래드보드에 NAND gate인 74HCOO를 연결하고 clock을 이용해 입력과 출력전압을 확인한다. 이후 NAND gate의 출력부분에 다이오드와 가변저항을 연결하고 저항값에 따라 출력전압이 어떻게 변화하는지 관찰한다.

참고 자료

디지털논리회로 실험교재, 서강대학교 전자공학과 lab2
S. Brown and Z. Vranesic, “Fundamentals of Digital Logic with VHDL Design,’ 3 rd edition, McGraw-Hill, 2009.