전자회로 보고서 - CC, CB 증폭 회로
- 최초 등록일
- 2021.09.23
- 최종 저작일
- 2018.03
- 57페이지/
MS 워드
- 가격 2,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
CC, CB 증폭 회로 보고서입니다. isspice를 이용한 시물레이션 내용이 담겨있습니다.
목차
1.배경이론
2.시뮬레이션
3.고찰
4.결론
본문내용
1. 배경이론
에미터 폴로어 회로
트랜지스터의 에미터 단자를 출력으로 사용하는 경우를 에미터 폴로어 회로라고 한다. 신호의 이득은 근사적으로 1이 된다. 즉 증폭이 이루어지지 않는다. 대신 입력 임피던스를 크게 높일 수 있다. 또한 출력 임피던스는 낮아진다. 그래서 임피던스 매칭을 목적으로 사용할 수 있다. 출력신호는 입력신호의 크기와 위상을 그대로 따라가서 둘은 동상으로 나타난다.
이 회로를 등가회로로 고치면
이와 같고 해석을 하면
Zi = R1|| βre+( β+1)R4 ≈ R1|| βR4
Zo = R4||re ≈re
전압 분배 법칙에 의해 Vo = R4Vi/(R4+re)
Av = Vo/Vi = R4/(R4+re)이고 R4는 re에 비해 매우 크므로 약 1의 값이 나온다. 여기에 저항이 추가 된다면 그에 맞게 등가회로를 고치고 같은 방법으로 해석하면 된다.
<중 략>
3.고찰
이미터 폴로어
1) PNP, NPN형 각각 3가지씩 회로를 만들었다. 계산 결과 모두 입력 임피던스는 매우 커지고 출력 임피던스는 상대적으로 굉장히 작았다. 이를 통해 이 회로는 임피던스 매칭을 하기 위한 목적으로 쓰기에 적합하다는 것을 알 수 있다. 전압이득은 거의 1에 수렴한다. 정확히는 1보다는 다소 작은 값이다. 따라서 증폭은 이루어지지 않는다. 또한 입력과 출력이 동상으로 나타난다는 특징이 있다.
2) 입력과 출력이 동상인 이유는 등가회로에서 종속 전류원의 방향과 출력 전압의 부호를 비교함으로써 알 수 있고, 또는 전압이득 식을 통해서도 알 수 있다. 그래프적으로 출력특성에서 Q점이 있을 때 컬렉터에서의 출력에 맞게 해석을 해도 같은 결과가 나타난다.
3) 컬렉터 저항은 이 회로에서는 영향이 없었다. 이는 수식을 통해서도 확인 할 수 있다. 입력 임피던스, 출력 임피던스, 전압이득 모두 식에 컬렉터 저항이 들어가지 않는다. 입력은 베이스 부분과 관련이 있고, 출력은 이미터에서 뽑아내기 때문에 이미터 부분과 관련된 소자에만 영향을 받기 때문에 컬렉터 저항은 영향을 주지 않는다.
참고 자료
없음