서울시립대 전전설2 Lab-08 예비리포트 (2020 최신)
- 최초 등록일
- 2021.09.10
- 최종 저작일
- 2020.11
- 17페이지/
MS 워드
- 가격 1,500원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
목차
1. 실험목적
2. 배경이론 및 사전조사
3. 실험방법
4. 실험 예상 결과
5. 참고문헌
본문내용
1. 실험목적
verilog HDL 언어를 사용해 7-segment, piezo 등 주변 장치를 제어하는 실험을 한다. 이 때 behavioral modeling, module instantiation을 이용한 structural modeling 방식으로 모듈을 만든다.
2. 배경이론 및 사전조사
7-segment는 숫자나 문자를 표시하는 최소의 display로 8개 LED로 구성되어있고 각각의 LED에 불이 들어왔는지 여부에 따라 숫자 또는 문자 표시가 가능하다. 7-Segment에는 common cathode와 common anode type이 있는데 본 실습에서는 common cathode 방식을 이용한다. common cathode 방식은 공통단자를 GND에 연결한 후 각 데이터에 high값을 전달해 LED에 불이 들어오게 하는 방식이다.
7 segment는 0~F의 16진수를 표시하기에 아주 좋다는 특징이 있다. 아래는 이런 값들을 표시하기 위한 진리표이다.
HBE Combo 2 SE에는 1 Digit만 표현하는 단일 FND도 있지만 4 Digit을 표현할 수 있는 4개의 FND가 존재한다. 이처럼 여러 Digit을 표현하는 배열을 FND array라 한다. Dynamic 7-segment는 아래 그림처럼 각 자릿값들을 짧은 clock 간격으로 display하는 방식인데 매우 간격을 짧게 하면 우리 눈에는 네 자릿값이 계속 동시에 보이게 된다. 예를 들어 아래 그림에서는 ‘1234’를 한 번에 볼 수 있을 것이다.
Combo box의 주변장치 중에서는 PIEZO라는 소리 출력 장치도 있다. 주파수를 조정하여 음의 높낮이를 바꾸며 소리를 발생시킬 수 있는 출력장치로 멜로디 또는 경고음 등을 표현할 수 있다. 분주기 회로를 만들었을 때와 같은 방식으로 모델링하여 원하는 음역대를 만들 수 있다. 아래는 주파수에 따른 음계를 정리한 표이다.
참고 자료
Verilog-HDL 문법 (교안 폴더 내 파일)
서울시립대학교 에듀클래스 ‘전자전기컴퓨터설계실험2 (03)’ 강상혁교수님 강의 교안
M. Morris Mano, Michael D. Ciletti, 『Digital Design』, Pearson, 2013