실습4.신호발생기 예비보고서 중앙대 아날로그 및 디지털 회로 설계 실습

소개글

"실습4.신호발생기_예비보고서_중앙대_아날로그 및 디지털 회로 설계 실습"에 대한 내용입니다.

목차

1. 실습목적

2. 실습 준비물

3. 설계실습 계획서
1) 4-3-1 신호발생기 설계
2) 4-3-2 Wien bridge Oscillator 설계

본문내용

4-3-2 Wien bridge Oscillator 설계
(A) 발진 조건을 만족하는 R1, R2값과 함께, Wien bridge oscillator를 설계하시오. Simulator 의 Time-domain에서 출력 파형을 확인하며, FFT plot을 통해 발진 주파수를 확인하시오, 출력 파형은 계획서와 함께 제출하시오.

4-3-1에서 설계한 값 R1=10kΩ, R2-20kΩ으로 회로를 구성하였다.
1) 회로도 (R2=20k)
Vout(1) (R2=20k)- run to time 20ms
Vout(2) (R2=20k) - run to time 50ms
Vout(1)의 출력결과, 15V에서 왜곡되는 sin파가 나오는 예상과 다르게 0V에 가까운 mV단위의 아주 작은 전압값의 sin 파가 출력되었다. 출력전압이 작은 크기인 peak 1.4mV정도인 것을 확인할 수 있다. 설계의도와 맞지않는 결과값이 출력되었다.

참고 자료

없음