[A+] 중앙대 전기회로설계실습 10주차 결과보고서 (RLC 회로의 과도응답 및 정상상태 응답)

소개글

"[A+] 중앙대 전기회로설계실습 10주차 결과보고서 (RLC 회로의 과도응답 및 정상상태 응답)"에 대한 내용입니다.

목차

1. 서론
2. 요약
3. 설계 실습 내용 및 절차
4. 결론

본문내용

1. 서론
RLC 직렬회로에서 함수발생기의 출력이 사각파일 때 회로에 흐르는 전류는 R/L에 비례한다. 또한 C에 걸리는 전압은 R이 크면 천천히 증가하며 R이 작으면 빠르게 증가한다. 또 C가 크면 서서히, 작으면 빠르게 증가한다. 즉 전류의 증가율은 LC의 값과 R/L의 값 중 어느 것이 큰가에 따라 달라진다. 또한 이러한 성질로 인하여 RLC 회로에서의 응답은 과감쇠, 저감쇠, 임계감쇠, 무손실 응답이 있다.

2. 요약
이번 실험에서는 저항, 인덕터, 컨패시터로 이루어진 RLC 회로를 직접 구성하여 저감쇠, 과감쇠, 임계감쇠 파형을 관찰하고 각각의 특성을 확인하였으며 끝으로 각 소자의 전압과 위상차를 측정하였다. 또한 RLC 회로에서 저항을 제거한 LC회로를 구성하고 공진 주파수와 C의 전압 파형을 확인하였다.

<중 략>

4. 결론
무엇을 배웠고 무엇을 느꼈는가? 전체적으로 설계실습이 잘 되었는가? 잘 되었다면 무슨 근거로 잘되었다고 생각하는가? 잘 안되었다면 그 이유는 무엇이라고 생각하는가? 설계실습 계획서는 잘 작성되었다고 생각하는가? 계획서에서 자신이 설계한 회로, 또는 방법이 틀렸다면 왜 틀렸다고 생각하는가?

이번 실험에서는 저항, 인덕터, 컨패시터로 이루어진 RLC 회로를 직접 구성하여 저감쇠, 과감쇠, 임계감쇠 파형을 관찰하고 각각의 특성을 확인하였으며 끝으로 각 소자의 전압과 위상차를 측정하였다. 또한 RLC 회로에서 저항을 제거한 LC회로를 구성하고 공진 주파수와 C의 전압 파형을 확인하였다. 이론적으로도 미비한 개념이라 회로를 설계하는 것 이외에 전압 파형을 미리 예상하거나 결과값과 예상값의 극간을 이해하기 어려웠다. function generator의 주파수를 변화시켜주면서 보고서 이외의 실험을 진행하다보니 과감쇠 응답과 임계감쇠 응답, 그리고 저감쇠 응답에서의 각 소자의 전압 파형이 뚜렷하게 다른 것을 볼 수 있었다.

참고 자료

없음