기초전자회로실험 - 비동기,동기 카운터 예비레포트
- 최초 등록일
- 2021.02.27
- 최종 저작일
- 2020.09
- 11페이지/
한컴오피스
- 가격 2,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
"기초전자회로실험 - 비동기,동기 카운터 예비레포트"에 대한 내용입니다.
목차
1. 실험 제목
2. 실험 목적
3. 실험 장비
4. 관련 이론
1) 비동기 카운터와 동기 카운터의 설계와 동작방식의 차이
2) 비동기식 카운터
3) 동기식 카운터
4) 6-mod gray code 동기식 카운터
5. 실험 방법
6. Pspice simulation
본문내용
사실, CLK’에서 trigger edge가 생기자마자 플립플롭이 동작하지 않는다. 플립플롭 내부의 여러 게이트에 거치면서, 출력신호를 형성하는데 시간이 걸리기 때문에 조금 뜸들인 후에 동작을 한다.(전이지연 현상) 그런데, 각 플립플롭은 서로 다른 신호원을 클록으로 받고 있고, 전이지연의 영향에 의해, 그림처럼 출력 A, B들 간의 엇박자가 생긴다. 그래서, 순식간이지만 본래 패턴과 벗어난 신호(00, 10)들이 나온다. 매우 순식간이라 사람의 눈에는 별 이상이 없어 보여 사소한 문제로 여기겠지만, 이것이 컴퓨터의 데이터 처리에 연관되어 있다면, 컴퓨터는 그 문제의 신호를 바로 인출할 수 있어 비정상적인 데이터 처리가 발생할 수가 있다. 따라서, CPU같이 속도에 매우 민감한 회로라면, 이 비동기식 카운터를 사용하지 않는 것이 좋다.[8]
3) 동기식 카운터
(1) 설계 방법
동기식 카운터의 특성상, 모든 플립플롭의 CLK는 하나의 클록신호원을 받아 동작을 수행하기 때문에, 모든 플립플롭의 출력 Q들은 로 상태전이가 동시에 일어나야 한다. 따라서, 카운터의 동작 패턴을 구현할 때, 모든 플립플롭의 출력들을 기준으로 ‘현재모든 출력 Q들의 상태가 어떤 상태일 때, 다음 trigger edge를 받으면, 다음 출력 들의 상태는 이렇게 나오도록 해야겠다.’ 식으로 큰 설계부터 한다. - ⓐ
그 다음에 할 것은, 각 플립플롭들의 출력 Q가 로 진행하기 위한 플립플롭의 (CLK 외의)입력을 설계하는 것이다. - ⓑ
자명하게도, 플립플롭은 자신의 입력단자의 신호에 의해서만 동작을 수행하기 때문이다. 다만, 출력을 기준으로 입력을 설계하는 것이기에 함수의 성질 상 하나의 출력에 대해 여러 가지의 입력이 올 수 있어, X(don‘care)로 여러 입력을 하나의 입력으로 묶어야 하는 경우가 있을 것이다. 이제 그 다음에 할 것은, 무엇을 기준(조건)으로 플립플롭의 출력이 나오게 할 것인지를 판단하는 것이다. - ⓒ
참고 자료
https://pdf1.alldatasheet.co.kr/datasheet-pdf/view/51019/FAIRCHILD/7400.htm
https://www.hobbyelectronics.net/breadboard_4-latches--flipflops.html
http://impa.exmet.mohammedshrine.org/7476-pin-diagram.html
http://sullystationtechnologies.com/ic2to4decoder.html
http://www.datasheet.kr/ic/503600/7493-datasheet-pdf.html
http://www.datasheet.kr/ic/375387/74LS139-datasheet-pdf.html
https://m.blog.naver.com/leeyunghuk1/220990704042
http://www.ktword.co.kr/abbr_view.php?m_temp1=5979
http://www.ktword.co.kr/abbr_view.php?m_temp1=5980
http://www.exploreroots.com/ds58.html