20장 공통 소스 트랜지스터 증폭기 예비레포트

목차

1. 실험에 관련된 이론
2. 실험회로 및 시뮬레이션 결과
3. 실험방법 및 유의사항
4. 참고문헌

본문내용

실험에 관련된 이론
1. JFET의 직류 바이어스는 소자의 전달 특성(Vp 와 IDSS)과 소스 저항에 의해 결정되는 직류 자기바이어스에 의해 결정된다. 이 직류 바이어스 점에서 교류 전압 이득은 gm이나 gfs같은 소자의 파라미터와 회로의 드레인 저항에 의해 결정된다.

-교류 전압 이득: 그림 20-1에 주어진 증폭기의 전압 이득은 다음식으로 계산된다.
Av= Vo/Vi = -gmRD [=-gm (RD||RL)]
그리고 gm=gm0(1-VGSQ/Vp) 여기서 gm0=2IDSS/|Vp|

-교류 입력 임피던스 : 교류 입력 임피던스는 다음과 같다.
Zi=RG

-교류 출력 임피던스: 교류 출력 임피던스는 다음과 같다.
Zo=RD

실험회로 및 시뮬레이션 결과
1. IDSS 와 VP 측정
a. VDD=20V, RG=1MΩ, RD=510Ω, Rs=0Ω로 설정하고 회로를 구성하라

참고 자료

전자회로 Razavi
https://blog.naver.com/PostView.nhn?blogId=710hsy&logNo=220297466735&parentCategoryNo=&categoryNo=39&viewDate=&isShowPopularPosts=true&from=search
제 20장 공통소스트랜지스터 증폭기