예비보고서(7 가산기)

목차

1. 목적

2. 관련이론
1) 반가산기
2) 전가산기
3) 병렬 가산기
4) 직렬 가산기
5) 반감산기와 전감산기
6) 병렬 감산기와 직렬 감산기
7) 이진 곱셈계산과 승산기
8) 논리연산장치 (ALU)

3. 실험순서

본문내용

1. 목적
이진 덧셈, 뺄셈 및 곱셈계산의 원리를 이해하고, 이를 구현하는 가산기, 감산기 및 승산기의 동작을 확인한다.

2. 관련이론
디코더, 인코더, 코드 변환기, 멀티플렉서, 디멀티플렉서 및 패리티 생성기/검사기 등 여러 종류의 고정기능 조합논리회로 중에서 지난 실험에서는 멀티플렉서에 대해서 했으며, 이번 실험에서는 가산기에 대해서 알아본다.
가산기(adder)는 컴퓨터뿐 아니라 수치 데이터를 처리하는 여러 가지의 디지털 시스템에서 중요한 역할을 한다. 가산기의 기본적인 연산을 이해하는 것은 디지털 시스템을 공부하는데 있어 매우 중요하다.

<중 략>

(2) 전가산기
전가산기(full adder)는 캐리를 포함한 3개의 입력 즉, A, B 두 개의 수와 전단의 자리올림 (carry in)을 받아 Sum과 캐리를 출력시키는 가산기이다. 전가산기와 반가산기의 기본적인 차이는 전가산기의 경우 캐리 입력이 있다는 점이다. 그림 3은 전가산기의 논리기호이고, 표 2의 진리표는 전가산기의 연산을 보인 것이다

참고 자료

「Digital Fundamentals_8th」
Logic works 프로그램
「디지털공학실험」p153-168