9주차-실험19 결과 - 카운터 회로

목차

1. 실험제목
2. 실험목적
3. 비고 및 고찰

본문내용

실험제목 : 카운터 회로

실험목적 : (1) 비동기식 카운터의 구조와 동작원리를 이해한다.
(2) 동기 계수기의 구조와 동작을 이해한다.
(3) 임의의 mod 동기 계수기를 설계하는 방법을 익힌다.
(4) 증계수, 감계수 및 증/감계수의 논리를 이해한다.

실험 (짝수 번 실험 시뮬레이션)
(1) <그림 19.7>의 회로를 구성하고, CLR을 low에서 high로 하고, CLK를 16번 인가하여 출력상태를 기록하라. timing diagram을 작성하라.
⇒ jk플립플롭 이용하여 up카운터를 설계한 것입니다. 이전 플립플롭의 출력Q를 다음 플립플롭의 클럭 입력에 넣기 때문에 비동기 플립플롭이라고 할 수 있습니다. CLR가 LOW에서 HIGH로 인가되면 클락에 따라 1씩 증가하는 up카운터가 발생되는 것입니다. 이 실험의 결과는 led전구를 이용하여 확인하였는데, 전구의 깜빡임을 2진수로 보고, 10진수로 바꿔서 보면 0부터 15까지 (0000~1111 까지) 1씩 증가하는 것을 확인하는 실험이었습니다. 이 실험으로 비동기식 카운터의 고유 특성을 확인할 수 있었습니다.

(2) <그림 19.8>의 회로를 구성하고, CLK를 16번 인가하여 출력상태를 기록하고, timing diagram을 작성하라.
⇒ JK플립플롭을 이용하여 up카운터를 설계한 것입니다. 중간에 B와 D ( ABCD에서 )를 ABCD의 클리어에 연결하여 1010이 되면, 리셋되서 0부터 9까지만 카운터 되도록 설계되어있습니다. 그래서 클럭이 10번째 일 때는 0으로 다시 돌아가는 것을 확인할 수 있었습니다.

(3) SN7476과 7408을 사용하여 다음의 리플캐리 방식의 4단 병렬 계수회로를 구성하라. 먼저 CLEAR를 시킨 후 push ON/ release OFF S/W(예비지식 “입력신호”참조)로 CLK 신호를 가하라.

참고 자료

없음