4주차 결과 - 논리 게이트 및 부울 함수의 구현
- 최초 등록일
- 2020.10.01
- 최종 저작일
- 2015.03
- 8페이지/
한컴오피스
- 가격 1,500원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
"4주차 결과 - 논리 게이트 및 부울 함수의 구현"에 대한 내용입니다.
목차
1. 실험제목
2. 실험
(1) SN7408로 회로를 결선하고, 1)B=0, 2)B=1, 3)B=open 상태에 대하여 진리표를 작성하라
(2) 4입력 AND 게이트의 진리표를 작성하라.
(3) SN7432로 2입력 OR 회로 진리표를 작성하라.
(4) SN7404로 회로를 구성하고 각 단자의 진리표를 만들어라.
(5) SN7402로 다음과 같이 회로를 구성하고, B단자의 3가지 입력에 대하여 진리표를 구성하라.
(6) SN7486 및 SN7404를 이용하여 회로를 구성하고, 각각에 대하여 진리표를 작성하라.
3. 설계 및 고찰
(1) AND, OR, XOR를 2-input NAND만을 사용해서 구성하라.
(2) 정 논리(Positive Logic)와 부 논리(Negative Logic)에 대해 기술하라.
(3) <그림 4.8>애서 B=open 상태는 어떤 입력을 가한 것과 동일한가?
(4) <그림 4.11>에서 inverter의 지연시간이 2ns라면 A에서 Y까지의 지연시간은 얼마인가?
(5) AND, NOT로 모든 논리회로를 구성할 수 있는가 답하고 그 이유를 논하라.
4. 고찰
본문내용
(2) 정 논리(Positive Logic)와 부 논리(Negative Logic)에 대해 기술하라.
⇒ 정 논리는 디지털 회로에서 표현되는 0과 1을 0을 저전압(0V에 가까운 전압), 1을
고전압(이번 실험에서는 5V)으로 표현하는 논리 형식이다. 다시 말해 2진 부호 1, 0에 각각 +V, -V 등을 대응시켜 구성하는 논리 회로 방식이다.
이와 반대로 부 논리는 1을 저전압, 0을 고전압으로 표현하거나 1, 0에 각각 –V, +V 등을 대응시키는 방식이다. 정 논리로 구성한 논리합, 논리곱 회로는 부논리에서 사용하면 각각 논리곱, 논리합의 회로가 된다.
(3) <그림 4.8>애서 B=open 상태는 어떤 입력을 가한 것과 동일한가?
⇒ B=open 상태는 B에 무엇을 입력시켜도 받지 않은 것과 동일하다.
(4) <그림 4.11>에서 inverter의 지연시간이 2ns라면 A에서 Y까지의 지연시간은 얼마인가?
⇒ 총 3번의 inverter를 지나므로 지연시간은 6ns라고 생각됩니다.
(5) AND, NOT로 모든 논리회로를 구성할 수 있는가 답하고 그 이유를 논하라.
⇒ 구성할 수 있다. 그 이유는 NAND 만으로 AND, OR, XOR을 구성할 수 있으므로 NAND는 AND와 NOT이 합쳐진 것이므로 가능할 것이라고 생각했고, 피스파이스로 확인하였다. (NAND는 AND 게이트에 NOT 게이트만 붙이면 되므로 생략, NOR 게이트도 OR 게이트에 NOT 게이트만 붙이면 되므로 생략하여 OR, XOR 게이트만 확인)
참고 자료
없음