서강대학교 디지털논리회로실험 레포트 8주차

소개글

"서강대학교 디지털논리회로실험 레포트 8주차"에 대한 내용입니다.

목차

1. 실험 제목
2. 실험 목적
3. 이론
4. 실험과정
5. 검토사항
6. 참고문헌

본문내용

1. 실험 제목: shift registers
2. 실험 목적:
1) shift register
-shift register의 구조와 동작원리를 이해한다.
-shift register를 활용하여 multiplier를 구성한다.
3. 이론
1) shift register
개별적인 flip-flop들의 연결에 의해 구성되는 shift register는 clock의 한 주기가 지날 때마다 연결되어 있는 register들의 내용이 한 bit씩 이동하도록 설계된 소자이다. 데이터의 입출력 방식에 따라 4가지 구조로 분류될 수 있다
(1) serial-in, serial-out
(2) serial-in, parallel-out
(3) parallel-in, serial-out
(4) parallel-in, parallel-out

그림 1. Serial-in, serial-out 그림 2. serial-in, parallel-out
그림 3. Parallel-in, serial-out 그림 4. Parallel-in, parallel-out

그림 1은 serial-in, serial-out shift register의 구조를 보여준다. 그림에서 SERIN 입력은 매 clock마다 새롭게 들어오는 입력의 상태를 지정하게 된다. 이 때 들어온 입력은 shift register를 구성하는 register의 bit수 만큼의 clock이 지나면 SEROUT을 통해 나오게 된다 따라서, serial-in, serial-out shift register는 그 구성 bit수 만큼 데이터를 지연시키는 역할을 하는 셈이 된다.
그림 2는 serial-in, parallel-out shift register의 구조를 보여준다. 저장되는 모든 bits에 대해 개별적인 출력이 존재한다. 이와 같은 구조를 갖는 register는 직렬 데이터를 병렬 데이터로 변경시켜주는 역할을 수행한다.
반면에 parallel-in serial-out shift register를 구현할 수 있다.

참고 자료

Fundamentals of Digital Logic with VHDL Design/Stephen brown, Mcgrawhill 3rd ed.
spartan-3 libraries guide for schematic design