설계실습 10. RLC 회로의 과도응답 및 정상상태응답 결과보고서

소개글

중앙대학교 전자전기공학부 전기회로 설계실습 보고서입니다.
19년 기준 성적은 A+나왔으며 실험 분반에서 보고서 점수중 가장 높은점수를 받았으니 믿고 구매하셔도 됩니다.

목차

1. 서론
2. 결론

본문내용

요약:RLC회로를 구성해서 저감쇠,임계감쇠,과감쇠의파형을 관찰했다.
RLC 저감쇠 회로에는 260Ω의 저항이 사용됬으며 이 때 측정한 w_d는92.43KHz이다.계산한 w_d는 98.97KHz이므로 오차율은 6.6%였다.오차의 원인으로는 커패시터와 인덕터의 표기 값과 실제 값의 차이와 커서로 시간과 전압을 측정할 때 미세하게 값이 조금씩 변해 정확하게 1주기를 잡지못한 것 등이 있다.그리고 260Ω을 사용한 저감쇠 회로는 저감쇠의 조건을 만족했으며 파형도 모두 저감쇠 회로처럼 나왔다.
RLC 임계감쇠 회로에는 1.9414KΩ이 사용됬으며 저항전압의 파형은 임계감소처럼,인덕터와 커패시터전압의 파형은 저감쇠에 가깝게 나왔다.임계감소란 저감쇠와과감쇠의 경계이기 때문에 어느 한쪽 파형에 가깝게 나오는 것이 맞으며 이론과 맞게 파형이 나왔다.저항의 계산값은2KΩ이였으나 1.9414KΩ을 사용할 때 임계감소가 나와 저항의 오차율은 2.93%이다.오차의 원인으로는 커패시터와 인덕터의표기 값과 실제 값의 차이이다.
RLC 과감쇠 회로에는 4.9375KΩ이 사용됬으며 저항전압,커패시터전압,인덕터전압 파형 모두 과감쇠 회로처럼 나왔다.그리고 R이 4.9375KΩ일 때 과감쇠 회로의 조건을 만족했다.
가변저항을 4KΩ이 되도록 조정하고 입력을 정현파(-1 to 1V, 1KHz)로 한 실험에서는 입력전압과 비교해 각 소자의 전압과 위상차를 알아보았는데

참고 자료

없음