12장 JFET 특성 예비보고서

목차

1. 실험에 관련된 이론
2. 실험회로 및 시뮬레이션 결과
3. 실험방법 및 유의사항
4. 참고문헌

본문내용

실험에 관련된 이론
- JFET (Junction Field-Effect Transistor)의 원리와 구성

접합 게이트 전계 효과 트랜지스터, JFET(Junction Field-Effect Transistor)은 3단자 Unipolar 반도체소자로서 제어(게이트)전압에 의해 역방향 바이어스 된 p-n접합의 공핍폭을 변화시키는 소자이다.
즉, 전압가변성인 접합의 공핍영역폭이 전도성 Channel의 유효단면적을 제어하여 전류의 흐름을 조절하는 것이다. 예를 들어 Gate 전압, VG(VGS)가 감소하면 Source와 Gate사이의 Reverse Bias가 증가하고 W(공핍층)의 폭이 증가하게 된다. 그로 인해 Channel의 폭이 감소하고 ID가 증가하게 된다. N-type의 JFET에서 3개의 단자는 N형영역으로서 전자가 흘러나오는 channel의 끝부분인 Source와 흘러나온 전자가 들어가는 끝인 Drain(그러므로 전류의 방향: Drain -> Source), 마지막으로 P형 영역인 Gate로 이루어지며 이 단자들은 각각 BJT의 Emitter, Collector, Base와 연관지어 비교할 수 있다.

참고 자료

G. Streetman, “고체전자공학”, Pearson, 7th Edition, 2016, pp.279-289
https://www.electronics-tutorials.ws/transistor/tran_5.html
https://en.wikipedia.org/wiki/JFET
https://mathphysics.tistory.com/474