컴퓨터구조 이론 및 실습 [아두이노 논리게이트 및 조합논리회로 실습]
- 최초 등록일
- 2019.10.02
- 최종 저작일
- 2018.10
- 49페이지/
압축파일
- 가격 5,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
소개글
동의대학교 XX학과 컴퓨터구조 이론 및 실습 시간에 제출한 과제입니다.
아두이노를 이용한 논리게이트 및 조합논리회로 실습입니다.
텍스트 파일에 everycircuit을 이용하여 문제에 맞추어 만든 회로도를 전부 저장해 두었습니다.
보고서에 실습 사진도 전부 첨부해 두었습니다.
판매자는 해당 과목 A+ 받았습니다.
자신있는 자료 아니면 판매하지 않습니다.
참고하셔서 좋은 성적 받으시길 바랍니다.
감사합니다.
목차
1. 개념 정리
1) 논리 게이트란?
2) 부울 대수의 법칙들
3) 카르노 맵을 이용한 논리함수 간략화란?
4) 조합 논리 회로란 무엇인가?
2. 회로도 설계
1) (실습 1-1) NOT 게이트 (p.6)
2) (실습 1-2) AND 및 NAND 게이트 (p.6)
3) (실습 1-3) OR 및 NOR 게이트 (p.7~8)
4) (실습 1-4) XOR 게이트 (p.9)
5) (실습 1-5) 분배법칙 (OR-AND 게이트 및 AND-OR 게이트) (p.9~12)
6) (실습 1-8) NAND 게이트를 이용한 OR 및 NOR 게이트 (p.12)
7) (실습 1-10) NAND 게이트를 이용한 XOR 게이트 (p.13~14)
8) (실습 2-1) 출력 X에 대한 카르노 맵과 논리회로 구성 (p.14~17)
9) (실습 2-3) 반가산기 회로 (p.17)
10) (실습 2-4) 전가산기 회로 (p.18~19)
11) (실습 2-5) 2비트 2진 가산기 회로 (p.19~22)
12) (실습 2-6) 2x4 디코더 회로 (p.23~24)
13) (실습 2-8) 7-세그먼트 디코더 회로 (p.24~25)
3. 실습
1) (실습 1-1) NOT 게이트 (p.6)
2) (실습 1-2) AND 및 NAND 게이트 (p.6)
3) (실습 1-3) OR 및 NOR 게이트 (p.7~8)
4) (실습 1-4) XOR 게이트 (p.9)
5) (실습 1-5) 분배법칙 (OR-AND 게이트 및 AND-OR 게이트) (p.9~12)
6) (실습 1-8) NAND 게이트를 이용한 OR 및 NOR 게이트 (p.12)
7) (실습 1-10) NAND 게이트를 이용한 XOR 게이트 (p.13~14)
8) (실습 2-1) 출력 X에 대한 카르노 맵과 논리회로 구성 (p.14~17)
9) (실습 2-3) 반가산기 회로 (p.17)
10) (실습 2-4) 전가산기 회로 (p.18~19)
11) (실습 2-5) 2비트 2진 가산기 회로 (p.19~22)
12) (실습 2-6) 2x4 디코더 회로 (p.23~24)
13) (실습 2-8) 7-세그먼트 디코더 회로 (p.24~25)
4. 검토 및 결과
1) (실습 1-1) NOT 게이트 (p.6)
2) (실습 1-2) AND 및 NAND 게이트 (p.6)
3) (실습 1-3) OR 및 NOR 게이트 (p.7~8)
4) (실습 1-4) XOR 게이트 (p.9)
5) (실습 1-5) 분배법칙 (OR-AND 게이트 및 AND-OR 게이트) (p.9~12)
6) (실습 1-8) NAND 게이트를 이용한 OR 및 NOR 게이트 (p.12)
7) (실습 1-10) NAND 게이트를 이용한 XOR 게이트 (p.13~14)
8) (실습 2-1) 출력 X에 대한 카르노 맵과 논리회로 구성 (p.14~17)
9) (실습 2-3) 반가산기 회로 (p.17)
10) (실습 2-4) 전가산기 회로 (p.18~19)
11) (실습 2-5) 2비트 2진 가산기 회로 (p.19~22)
12) (실습 2-6) 2x4 디코더 회로 (p.23~24)
13) (실습 2-8) 7-세그먼트 디코더 회로 (p.24~25)
5. 느낀 점
본문내용
1] 논리 게이트란?
논리 회로 : 부울 대수를 이용하여 1개 이상의 논리 입력을 일정한 논리 연산에 의해 1개의 논리 출력을 얻는 회로
논리 게이트 : 논리 회로에서 뜻하는 대로 게이트 종류에 따라 게이트에 입력한 값에 따라 출력하는 값이 다르도록 설계한 게이트
<중 략>
4] 조합 논리 회로란 무엇인가?
조합 논리 회로 : 출력신호가 입력신호에 의해서만 결정되며, 기본 논리소자의 조합으 로 만들어지는 회로이며, 플리플롭과 같은 기억소자는 포함하지 않는 논리회로이다.
② 가산기(adder) : 두 개 이상의 입력을 이용하여 이들의 합을 출력하는 조합 논리 회로이며, 2진수의 첫 자리 만을 계산하는 반가산기, 그 위의 자리의 2진수도 표현 이 가능한 전가산기 두 종류가 존재하며, 자리올림(carry)가 존재한다.
② 감산기(subtractor) : 두 개 이상의 입력이 있을 경우 입력 하나에서 나머지 입력 들을 뺄셈 연산해 그 차이를 출력하는 조합 논리 회로이며, 가산기를 응용한 것이 며, 반감산기와 전감산기 두 종류가 존재하며, 빌림수(borrow)가 존재한다.
③ 인코더(encoder) : 디지털 전자회로에서 부호계열의 신호를 다른 부호계열의 신호 로 변환시키는 변환장치이다. (인코딩(encoding)을 위한 장치로써, 정보의 형태 및 형식의 표준화, 보안, 처리 속도 향상, 저장 공간 절약 등의 목적으로 다른 형태나 형식으로 변환하는 처리 혹은 처리 방식을 일컬으며, 부호화라고도 한다.)
참고 자료
없음
압축파일 내 파일목록
논리회로 실습.hwp
논리회로 실습문제.pdf
회로도.txt