[결과] 실험 19 선형 연산 증폭기 회로

목차

1. 실험 결과
2. 고찰

본문내용

두 번째 실험은 비반전 증폭기 회로의 특징을 알아보는 실험이었다. 회로를 구성하여 반전 증폭기와 동일하게 출력전압을 측정하여 전압이득을 계산해보았을 때, = 20kΩ 경우 전압이득은 5.84였고, = 100kΩ 경우 전압이득은 1.98였다. 이 실험 또한 오차율이 각각 2.6%, 1%로 계산되었고, 오차의 원인은 앞선 실험과 마찬가지로 소자 자체의 부정확성, Offset전압 미설정으로 생각된다. 비반전 증폭기 같은 경우 입력전압과 출력전압 사이에 위상이 동상인 것을 오실로스코프를 이용하여 확인 할 수 있었다.
세 번째 실험은 비반전 증폭기를 이용하여 단위 이득 폴로워 회로를 구성하여 입력전압과 출력전압을 측정하여 단위 이득 폴로워의 특징인 전압이득이 1임을 알아보고 입력파형을 구형파로 바꾸어 Slew Rate를 측정하는 실험이었다.

참고 자료

없음