플립플롭 예비

목차

1. 실험 제목
2. 실험 목적
3. 실험 장비 및 부품
4. 관련 이론
5. 실험 방법
6. 참고 문헌

본문내용

1. 실험 제목 : D 래치 및 D 플립플롭 / J-K 플립플롭

2. 실험 목적:
① 래치로 SPDT 스위치의 되튐에 의한 영향을 제거하는 방법에 대해 입증하고 NAND 게이트와 인버터를 이용한 게이티드 D 래치 구성 및 시험을 하고 D 플립-플롭의 테스트 및 래치와 플립-플롭의 몇 가지 응용회로를 조사한다.
② 동기 및 비동기 입력 방식을 포함한 J-K 플립플롭의 다양한 구성에 대한 시험을 하고 토글 모드에서 주파수 분할 특성 관찰하고 J-K 플립 플롭의 전달 지연 특성을 측정한다.

3. 실험 장비 및 부품 :
1) 7486 quad XOR 게이트:
참 입력의 숫자가 홀수일 때 참 (1/HIGH) 출력을 내보내는 디지털 논리 게이트이다. 배타적 논리합을 구현하며 게이트의 입력 중 하나만이 오직 참이라면 그 결과는 참이 된다. 입력값이 서로 다르면 1을 출력하고, 같으면 0을 출력한다.

2) 7400 quad NAND 게이트:
모든 입력이 참일 때에만 거짓인 출력을 내보내는 논리 회로이다.

참고 자료

디지털 공학 실험(김동민, 최진영, 추연석 저)
디지털 공학 실험(이승호, 민경옥 저)
디지털 공학 실험(이희규 저)