아주대학교 반도체실험 MOSFET 보고서, 측정데이터 (김상배 교수님 A+)
- 최초 등록일
- 2019.03.15
- 최종 저작일
- 2018.05
- 28페이지/
압축파일
- 가격 2,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
아주대학교 반도체실험 MOSFET 보고서 및 측정데이터입니다.
모두 직접 작성하였으며 보고서 점수 만점입니다.
목차
1. 실험 목표
2. MOSFET SPICE Model
3. MOSFET 기본 이론
4. MOSFET 소자 특성 측정
4.1 NMOS 트랜지스터 소자 특성 측정
4.2 PMOS 트랜지스터 소자 특성 측정
5. MOSFET 등가회로 변수 추출
5.1 NMOS 등가회로 변수 추출
5.1.1 Source 접지 출력 특성 측정 (LAMBDA 측정)
5.1.2 Source 접지 입력 특성 측정 ( 추출)
5.1.3 Body 전압 변화에 따른 Source 접지 입력 특성 측정 ( 추출)
5.2 PMOS 등가회로 변수 추출
5.2.1 Source 접지 출력 특성 측정 ( 측정)
5.2.2 Source 접지 입력 특성 측정 ( 추출)
5.2.3 Body 전압 변화에 따른 Source 접지 입력 특성 측정 ( 추출)
6. Simulation을 통한 변수 조정
6.1 NMOS 변수 조정 전 Simulation
6.2 NMOS 변수 조정 후 Simulation
6.3 PMOS 변수 조정 전 Simulation
6.5 PMOS 변수 조정 후 Simulation
7. 결론 및 고찰
본문내용
1. 실험 목표
- MOSFET의 전류 전압 특성을 직접 측정, 분석하여 SPICE 모델 변수를 추출한 다음, SPICE 시뮬레이션 결과와 실험 결과를 비교함으로써 추출된 변수의 타당성을 검증한다. 또한 SPICE 모델 변수들이 소자 특성에 미치는 영향을 분석해본다.
- 이 과정을 통하여 MOSFET의 특성 및 동작원리를 깊이 있게 이해함으로써 반도체 소자 특성 분석 설계 능력을 배양한다.
2. MOSFET SPICE Model
이 실험에서 사용하는 LEVEL 1 MOSFET 모델은 복잡한 물리적 현상을 무시하고 트랜지스터의 동작 원리를 간단한 몇 개의 변수로서 기술한다. LEVEL 1 MOSFET 모델은 해석적으로 MOSFET이 내장된 회로를 분석하는데 주로 사용한다.
다음은 LEVEL 1 MOSFET 모델에서 가정하는 내용이다.
- Source에서 Drain 영역까지 문턱전압은 일정하다.
- 채널 내에서 Mobility는 일정하다.
- Gate-Source의 전위차가 문턱전압 이하이면 Drain 전류는 0이다.
< 중 략>
3. MOSFET 기본 이론
MOSFET는 MOS 트랜지스터라고도 불리는 능동소자로서 그 구조의 집적회로에 응용할 때 얻을 수 있는 높은 집적도로 인하여 특히 디지털 회로에서 주된 소자로 널리 사용되고 있다. 실제로 MOSFET는 BJT보다 먼저인 1930년대에 그 기본적인 구조가 제안되었으나 안정된 실리콘과 산화층의 계면특성을 제공하는 Planar 공정기술이 나오기까지 그 실용화가 지연되었다. MOS 구조는 그 명칭에서 알 수 있는 바와 같이 실리콘 위에 절연층인 산화막이 있고 다시 그 위에 금속층이 있는 구조를 의미하며, MOSFET에서 뿐만이 아니라 모든 Planar 공정의 기본적인 구조라 할 수 있다.
MOS 스위칭 동작 특성을 결정하는 첫 번째 변수는 문턱전압 이다. 이는 MOS가 전도하기 시작하는 turn-on 전압으로 정의한다. Gate에 (+) 전압을 인가하다 보면 어느 순간 oxide 밑에 electron이 모여 channel이 형성되어 전류가 흐를 수 있게 된다.
참고 자료
없음
압축파일 내 파일목록
data/NMOS ID-VD after.txt
data/NMOS ID-VD before.txt
data/NMOS VSB=0.01.xlsx
data/NMOS VSB=0.02.xlsx
data/NMOS VSB=0.03.xlsx
data/NMOS VSB=0.04.xlsx
data/NMOS VSB=0.05.xlsx
data/NMOS VSB=0.06.xlsx
data/NMOS VSB=0.07.xlsx
data/NMOS VTO after.txt
data/NMOS VTO before.txt
data/NMOS VTO.xlsx
data/NMOS 전류전압.xlsx
data/PMOS ID_VD after.txt
data/PMOS ID_VD before.txt
data/PMOS VBS=0.01.xlsx
data/PMOS VBS=0.02.xlsx
data/PMOS VBS=0.03.xlsx
data/PMOS VBS=0.04.xlsx
data/PMOS VBS=0.05.xlsx
data/PMOS VBS=0.06.xlsx
data/PMOS VBS=0.07.xlsx
data/PMOS VTO.xlsx
data/PMOS 전류전압.xlsx
data/PMOS_VTO_after.txt
data/PMOS_VTO_before.txt
엑셀/NMOS PHI, GAMMA.xls
엑셀/NMOS VDS-ID.xls
엑셀/NMOS VDS-ID_조정전.xls
엑셀/NMOS VDS-ID_조정후.xls
엑셀/NMOS VSB=0.01.xls
엑셀/NMOS VSB=0.02.xls
엑셀/NMOS VSB=0.03.xls
엑셀/NMOS VSB=0.04.xls
엑셀/NMOS VSB=0.05.xls
엑셀/NMOS VSB=0.06.xls
엑셀/NMOS VSB=0.07.xls
엑셀/NMOS VTO, KP.xls
엑셀/NMOS VTO, KP_after.xls
엑셀/NMOS VTO, KP_before.xls
엑셀/NMOS 마지막거.xls
엑셀/NMOS 문턱전압.xls
엑셀/PMOS VBS=0.01.xls
엑셀/PMOS VBS=0.02.xls
엑셀/PMOS VBS=0.03.xls
엑셀/PMOS VBS=0.04.xls
엑셀/PMOS VBS=0.05.xls
엑셀/PMOS VBS=0.06.xls
엑셀/PMOS VBS=0.07.xls
엑셀/PMOS VDS-ID 조정전.xls
엑셀/PMOS VDS-ID 조정후.xls
엑셀/PMOS VDS-ID.xls
엑셀/PMOS VTO, KP.xls
엑셀/PMOS 마지막거.xls
엑셀/PMOS 문턱전압 조정전.xls
엑셀/PMOS 문턱전압 조정후.xls
엑셀/PMOS 문턱전압.xls
9조 MOSFET 최종..hwp