논리회로설계실험 FlipFlop Register 예비보고서
- 최초 등록일
- 2018.01.10
- 최종 저작일
- 2017.05
- 6페이지/
MS 워드
- 가격 1,000원
목차
1. 실험 목표
2. 예비 이론
3. 실험 내용
4. 출처
5. 고찰
본문내용
1. 실험 목표
Latch와 Flip-flop 그리고 레지스터에 대하여 알아 본다. 그 후 Flip-flop의 종류 중 하나인 JK Flip-flop의 진리표, 특성표, 상태도, 논리 기호, Nor 게이트를 이용한 회로도를 바탕으로 비동기 입력 신호를 제외하여 VHDL 코딩을 해 본다. 또한 D Flip-flop 4개를 가지는 병렬 레지스터 회로도를 바탕으로 4비트 시프트 레지스터를 VHDL 코딩을 해 본다. 최종적으로 시뮬레이션을 통하여 작성된 코드가 특성에 맞게 작동하는지 알아본다.
2. 예비 이론
(1) 래치(Latch)
래치는 1비트의 정보를 보관, 유지할 수 있는 회로이며 순차 회로의 기본 요소이다. 래치는 Clock 신호에 관계없이 모든 입력을 계속 감시하다가 언제든지 출력을 변화 시키는 비동기식 순서논리소자이다. 기본적인 래치회로는 NAND 게이트 또는 NOR 게이트 2개로 구성할 수 있으며 이를 NAND 게이트 래치 또는 NOR 게이트 래치라고 한다.래치는 지연된 하나의 출력을 피드백하여 입력에 넣으므로써 정보를 보관, 유지하는데 사용하는데 전원이 있을 때만 보관, 유지되며 전원이 차단되면 정보는 사라진다. 처음 전원이 인가되면 입력이 인가되지 않은 상태에서 Q의 출력 상태가 결정되어야 한다. 회로의 입장에서는 초기 Q의 상태를 예측할 수 없으므로 입력 신호 외에 비동시 신호인 SET과 RESET을 신호로 추가하기도 한다. 가장 기본적인 래치에는 SR(Set-Reset) 래치가 있다. S는 출력 1을 R은 출력을 0으로 되도록 한다.또 다른 기본적인 래치로 D 래치가 있다. D래치는 입력을 그대로 출력으로 내보내는 래치이다.
(2) Flip-Flop
Flip-flop 또한 1비트의 정보를 보관, 유지할 수 있는 회로이다.
참고 자료
위키백과‘플립플롭’ Retrieved May 09, 2017, from
<https://ko.wikipedia.org/wiki/%ED%94%8C%EB%A6%BD%ED%94%8C%EB%A1%AD >
<http://www.electronics-tutorials.ws/sequential/seq_5.html>
“07_조합회로+설계+-+FLIP-FLOP_+Register”, PDF, Retrieved May 09, 2017, from
<http://www.icampus.ac.kr/front/study/DataAction.do?method=view&lmsBdotSeq=2504115&lmsBlbdId=4 >
