MOSFET 을 이용한 2단 증폭기 설계 결과 레포트

목차

1. 설계한 회로도 및 회로설명
2. 사용한 회로에 대한 DC/AC 해석
3. PSPICE 시뮬레이션

본문내용

.model M2n7000 NMOS(Level=3 Gamma=0 Delta=0 Eta=0 Theta=0 Kappa=0.2 Vmax=0 Xj=0
+ Tox=2u Uo=600 Phi=.6 Kp=1.073u W=.1 L=2u Rs=20m Vto=1.73

<중략>

위 그림은 PSPICE를 이용하여 전압이득을 알아본 사진이다. 입력은 로 고정하였으며 그 결과 출력 전압의 진폭이 정도로 나오는 것을 확인 하였다.
즉, 전압이득이 약 100배 정도로 기존에 계산하였던 130배와 차이가 조금 있으나 조건을 벗어날 정도의 전압이득 오차는 나타나지 않았다.

3.3 .ac 구문을 사용한 교류해석으로 cut-off 주파수 확인

위 그림도 마찬가지로 PSPICE의 교류 해석을 사용하여 cut-off 주파수를 알아본 사진이다. 전압이득이 최대가 되는 주파수는 약 였으며 이 때의 전압이득은 11.812. 이 전압이득의 0.707 배인 8.35가 되는 주파수를 찾아본 결과 임을 알 수 있었다.
이 결과값 역시 앞서 AC 해석에서 구한 cut-off 주파수의 값과 차이가 많이 나지 않으며, 실험 조건에 부합하기 때문에 이 회로로 실험을 진행하였다.

참고 자료

없음