[한양대 Erica 기초회로실험 16년도] OP Amp의 기본 특성

소개글

한양대학교 에리카캠퍼스 기초회로실험 보고서입니다.
현재 학부 수석이고, 기초회로실험 A+ 받았습니다.
남들과 차별화된 고퀄리티 기회실 보고서이며, 극찬까지 받았습니다.
해피캠퍼스에 나와있는 레포트중 가장 최신입니다!(2016년도)
1학점짜리 보고서 쓰면서 시간낭비하지 마세요!

목차

없음

본문내용

Chapter 1. 관련 이론(Theoretical Background)

◎ 연산 증폭기 (Operational Amplifier)

그림1.a - 이중 연산 증폭기
그림1.b - 연산 증폭기

연산 증폭기는 집적회로(IC) 칩이며 하나의 작은 패키지 형태로 되어 있는데 25개의 트랜지스터와 12개의 저항이 포함되어 있고 5개 이상의 단자가 나와 있어서 외부의 회로에 연결할 수 있다.(그림1.a,b)
대부분 IC는 여러 개의 연산 증폭기를 포함한다. 출력 단자 이외에도 입력 단자 2개와 기타 제어용 단자가 있어서 연산 증폭기에 전력을 공급해 주거나 연산 증폭기를 나타내기 위해 사용하는 기호는 그림 2.a와 같다.

그림2.a - 연산 증폭기의 회로 기호
그림2.b - 연산 증폭기에 대한 최소의 회로 구성
그림2.b와 같은 회로에서 2개의 입력 단자는 왼편에 있으며 오른쪽 단자 1개가 출력 단자이다.
+기호가 있는 단자는 반전되지 않은 입력 또는 비반전 입력을 나타내고 -기호가 있는 단자는 반전된 입력을 표시한다.

참고 자료

없음