논리회로실험 결과보고서4 Multiplexer & Demultiplexer

목차

없음

본문내용

Part 1. Multiplexer
(a)
<예비보고서에서 작성하였던 결선도>
이 실험은 74HC20과 74HC04를 이용하여 4×1 Multiplexer 회로를 구성해보는 것이었다.
74HC20은 4-INPUT NAND Gate이다. 회로 구성을 보면 왜 멀티플렉싱 기능이 있는지 알 수 있는데, S0와 S1의 값이 첫 번째 NAND Gate의 입력으로 모두 high가 들어가는 부분의 D-input이 출력값을 정하게 된다.
NAND Gate의 4-INPUT에는 각각 S0, S1, E D-INPUT이 연결되어 있는데 E는 74HC04를 통해 high로 무조건 입력된다.
따라서 S0와 S1만 high로 입력되게 한다면 D-INPUT에 따라 멀티플렉싱 기능이 이루어지도록 할 수 있는 것이다.

<중략>

이 실험은 74HC11과 74HC04를 이용하여 1×4 Demultiplexer 회로를 구성해보는 것이었다. 74HC11은 Triple-INPUT AND Gate이다.

참고 자료

John F. Wakerly, DIGITAL DESIGN Principles and Practices Fourth Edition, PrenticeHall, 2007.
http://kin.naver.com/qna/detail.nhn?d1id=11&dirId=1118&docId=148148595&qb=YWN0aXZlIGxvdw==&enc=utf8&section=kin&rank=2&search_sort=0&spq=1&pid=Sl9a1spySENssa31YwNsssssssd-171841&sid=dUV5qMDFeozE2TTvCt245A%3D%3D)
http://kin.naver.com/qna/detail.nhn?d1id=11&dirId=1118&docId=63608310&qb=QWN0aXZlIGxvdyDsoITroKU=&enc=utf8&section=kin&rank=2&search_sort=0&spq=1&pid=Sl9AFloRR10sstJ91uhsssssstR-475234&sid=sJlqU%2BdSfAwi5UG4Lh5/3A%3D%3D
http://kin.naver.com/qna/detail.nhn?d1id=1&dirId=10204&docId=159455168&qb=66mA7Yuw7ZSM66CJ7IScIOuUlOupgO2LsO2UjOugieyEnA==&enc=utf8&section=kin&rank=1&search_sort=0&spq=0&sp=1&pid=&sid=