Lab#05 Combinational Logic Design 2
- 최초 등록일
- 2016.09.11
- 최종 저작일
- 2015.09
- 26페이지/
한컴오피스
- 가격 1,500원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
* 본 문서는 한글 2005 이상 버전에서 작성된 문서입니다.
한글 2002 이하 프로그램에서는 열어볼 수 없으니, 한글 뷰어프로그램(한글 2005 이상)을 설치하신 후 확인해주시기 바랍니다.
목차
1. Introduction
가. Purpose of this lab
나. Essential backgrounds
2. Materials & Methods
가. Materials
나. Methods
다. Precaution
3. Supposed Data
가. Prelab1. 3:8 Decoder
나. Prelab2. 2:1 Mux
다. Prelab3. 2bit 2:1 Mux
라. Prelab4. 4:1 Mux
4. Result of the lab
가. Inlab1. 2bit 2:1 Mux
나. Inlab2. 4:1 Mux
다. Inlab3. BCD to Excess-3
5. Disscussion
가. 실험 결과 해석
나. 개선점
6. Conclusion
7. Referrence
본문내용
1. Introduction
가. Purpose of this lab
Verilog HDL을 통하여 Combinational Logic Circuit을 설계한다.
나. Essential Backgrounds
1) Combinational Circuit의 정의
조합회로는 어떤 시점에 대해서도 출력값이 그 시점의 입력값으로 정해지는 논리 회로를 의미하는데, 조합 논리는 컴퓨터 회로에서 쓰일 때 불 대수로 입력 신호나 저장된 데이터를 받게 된다. 실제 컴퓨터 회로에서는 일반적으로 조합 논리와 순차 논리가 함께 쓰인다. 예를 들어 산술 논리 연산 장치(ALU)의 경우 수학적인 계산은 조합 논리로 구성하고 처리 순서를 조절하는 데는 순차 논리를 쓰는 식이다.
2) Decoder
Decoder 는 combinational circuit의 한 종류인데, n input의 이진수 정보를 2^n 개의 output으로 변환해주는 circuit이다. 만약 n-bit information이 unused combination이라면, decoder는 2^n보다 더 작은 결과값을 도출할 것이다.
참고 자료
전전컴실험II - Lab#05 Combinational Logic Design 2@ Decoder, Encoder and Mux
Data sheet(SPartan-3 FPGA Family Data Sheet) (www.xlinx.com)
위키피디아(https://ko.wikipedia.org/)
Logic and Computer design Fundamentals(4th edition)/M. Morris Mano, Charles R. Kime/ Pearson
Digital Design with an introductionto the verilog HDL(5th edition)/M. Morris Mano, Charels R. Kime/ Pearson