Lab#07 Sequential Logic Design2

목차

1. Introduction
가. Purpose of this lab
나. Essential backgrounds

2. Materials & Methods
가. Materials
나. Methods
다. Precaution

3. Supposed Data
가. Prelab1
나. Prelab2
다. Prelab3

4. Referrence

본문내용

1. Introduction
1.1. Purpose of this lab
Sequential Logic Circuit의 작동원리를 이해하고 Verilog HDL을 통하여 Sequential Logic Circuit을 설계한다. 특히 FSM과 Clocked_Counter에 집중해서 살펴보도록 한다.
1.2. Essential Backgrounds
1.2.1. Sequential Circuit의 정의 Sequential Circuit은 플립플랍과 같이 출력값이 현재의 입력만으로 정해지지 않고 기억하고 있는 값과의 관계를 통해 결과값이 정해지는 회로이다. 순서회로라고도 하며, 보통은 직전의 결과값과 직전의 내부 상태가 영향을 주게된다.
1.2.2. State machine FSM 또는 finite-state machine은 컴퓨터 프로그램과 논리회로를 설계하는데 사용하는 모델이다. State machine이라고 부르기도 하며, 이 machine은 오로지 하나의 상태만을 가질 수 있다. Current State라는 임의의 주어진 시간에서의 State에서 어떠한 Event가 있을 때 다른상태로 Trasition된다. State machine의 상태는 State equation과 State diagram, State table로 표현이 가능하다. State machine에는 Moore machine과 Mealy machine이 있다.
1.2.3. Moore Model출력값을 오직 현재 상태에 따라서만 결정한다. 무어모델의 장점은 Event를 단순화 시킬 수 있다.
1.2.4. Mealy Machine오직 입력값만을 사용하기 때문에 출력값은 입력값과 현재 상태에 의존하게 된다. 일반적으로 상태의 수를 줄이는데 사용된다.

2. Materials & Method
2.1. Materials-FPGA(Filed Programmable Gate Array)-XC3S200-Xilinx ISE.-ISim (simulator)-XST (Synthesis tool)

참고 자료

전전컴실험II - Lab#07 Sequential Logic design2
Data sheet(SPartan-3 FPGA Family Data Sheet) (www.xlinx.com)
위키피디아(https://ko.wikipedia.org/)
Logic and Computer design Fundamentals(4th edition)/M. Morris Mano, Charles R. Kime/ Pearson
Digital Design with an introductionto the verilog HDL(5th edition)/M. Morris Mano, Charels R. Kime/ Pearson