HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴
- 최초 등록일
- 2016.04.06
- 최종 저작일
- 2014.10
- 23페이지/
MS 워드
- 가격 3,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
목차
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab
다. Hypothesis (Expected results) of this Lab & Basis of the assumption
2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서
나. Materials (Equipment’s, Devices) of this Lab
다. Matters that require attentions
3. Results of this Lab (실험 결과)
가. Results of Lab 1.
나. Results of Lab 2.
4. Discussion (토론)
가. Check agreement between the hypothesis and the result
나. Data analysis (compare results, reasons of error)
5. Conclusion (결론)
가. Summarize experiment contents & purpose of this Lab
나. Studies from this Lab
6. Reference (참고문헌)
본문내용
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab : Xilinx ISE를 이용하여 Schematic 설계를 한다. 이는 기본적인 논리 회로를 설계해보고 이 사용법과 원리를 파악한다.
나. Essential Backgrounds (Required theory) for this Lab
1) ISE 특징
가) Xilinx 디바이스 제어용 소프트웨어
나) 설계, 컴파일, 시뮬레이션, 프로그램 지원
다) 설계 파일을 프로젝트화해서 관리
라) Schematic & HDL 설계 지원
2) Design Entry
가) Multiple design entry methods
(1) ISE – Text Editor(VHDL, Verilog), Memory Editor(Hex, Mif), Schematic Design Entry
(2) Third party EDA tools – EDIF, HDL
(3) Add flexibility and use optimized design blocks - Mixing and matching design files is allowed
3) Text Design Entry
가) Available Features -Line numbering in the HDL text files
-Preview of HDL templates
-Syntax Coloring
-When editing a text file, an asterisk appears next to the filename
*After saving the file, the asterisk disappears
나) Enter text description - VHDL (.vhd), Verilog (.v)
4) Verilog & VHDL
가) VHDL- VHSIC Hardware Description Language - 1987 and 1993 IEEE 1074 standards supported
나) Verilog - 1995 & 2001 IEEE 1364 standard HDL
참고 자료
HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX편-
Lab02 강의 자료
네이버 지식 사전 :
http://terms.naver.com/entry.nhn?docId=824045&cid=42344&categoryId=42344