Sequential Logic DesignⅡFSM and Clocked Counter

목차

1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab
다. Hypothesis of this Lab & Basis of the assumption

2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서
나. Materials (Equipment’s, Devices) of this Lab
다. Matters that require attentions

3. Supposed Data and Results of this Lab (예상 실험 결과)

본문내용

가. Purpose of this Lab : state machine에 대해서 알아보고 Moor machine과 Mealy Machine을 ISE 프로그램을 이용하여 설계해본다. 이를 이용하여 다른 회로도 응용할 수 있도록 한다.

나. Essential Backgrounds (Required theory) for this Lab
1) 스테이트 머신
가) 순차 논리부와 조합 논리부로 구성되는 동기식 순차회로.
나) 외부 입력과 시스템 클럭에 의해 State(상태)가 바뀌게 되고, State에 의존되어 출력값이 결정된다.
다) 상태변수(State Variable) : 변수들은 현재상태를 결정하는 상태머신에 유지된다.

<중 략>

가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서
1) Inlab 1. Moore Machine
가) Project Navigator를 실행한다.
나) New Project를 HDL로 만들고 프로젝트를 실행할 폴더를 생성한다.
다) 다음과 같이 Setting한 후 생성을 완료한다.

<중 략>

카) ISE 시뮬레이션 프로그램인 Isim을 이용하여 시뮬레이션 진행한다.
타) 프로그래밍을 하기 위해 implementation으로 돌아와 Generate Programming File 을 실행한다. 그 후 Manage Configuration Project (iMPACT) 실행한다.
파) 창이 새로 열리면 Boundary Scan을 선택하고 화면을 눌러 Initialize Chain을 선택한다.
하) 다음과 같은 화면이 나타나면 FPGA에 프로그래밍할 파일 선택하고 PROM File을 생성하지 않았기 때문에 Cancel하고 칩의 오른쪽 버튼을 눌러 장치로 확인한다.

<중 략>

3) Inlab 3. 응용과제 - 4-bit up counter
가) 아래의 조건에 맞추어 Source를 작성해 본 후 실험결과를 확인해 본다.
(1) Input : Clock, Reset, Up, Load, Load Enable
(2) Output : Count Out

참고 자료

없음