Combinational Logic Design ⅠArithmetic Logic and Comparator

목차

1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab
다. Hypothesis of this Lab & Basis of the assumption

2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서
나. Materials (Equipment’s, Devices) of this Lab
다. Matters that require attentions

3. Supposed Data and Results of this Lab (예상 실험 결과)

본문내용

가. Purpose of this Lab : 연산회로에 대해서 알아보고 반가산기, 전가산기 및 4-bit 가산기를 ISE 프로그램을 이용하여 설계해본다. 또한 이러한 과정이 끝나면 응용과제를 수행하며 다른 게이트 또한 설계할 수 있는지 알아본다.

나. Essential Backgrounds (Required theory) for this Lab
1) 연산회로 – 덧셈
가) 2진수의 덧셈은 10진수의 덧셈과 하는 방법이 같다.

<중 략>

가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서
1) Inlab 1. 반가산기
가) Project Navigator를 실행한다.
나) New Project를 HDL로 만들고 프로젝트를 실행할 폴더를 생성한다.
다) 다음과 같이 Setting한 후 생성을 완료한다.

<중 략>

가) XOR 게이트를 이용한 감산기를 설계하시오.
(1) 입력 X : 버튼 스위치 1
(2) 입력 Y : 버튼 스위치 2
(3) 입력 B0 : 버튼 스위치 3
(4) 출력 D : LED1
(5) 출력 B1 : LED2

참고 자료

없음