시립대 전자전기컴퓨터설계실험1 8주차 결과레포트

소개글

서울시립대 전자전기컴퓨터설계실험1 8주차 결과레포트입니다.

목차

1. 서론
(1) 실험 목적
(2) 이론적 배경

2. 실험장비 및 부품

3. 실험결과

4. 토론

5. 결론

6. 참고문헌

본문내용

1. 서론
(1) 실험 목적
연산증폭기(반전증폭기, 비반전증폭기, 미분기, 적분기, 전압 팔로워, 반전가산기) 의 원리를 이해해야 한다. 또한 실험을 통해서 OP-Amp의 원리를 회로를 직접 구성해 알아본다.
(2) 이론적 배경
 연산증폭기
연산 증폭기(op-amp, Operational amplifier)는 한 개의 차동 입력과, 대개 한 개의 단일 출력을 가지는 직류 연결형(DC-coupled) 고이득 전압 증폭기이다. 하나의 연산 증폭기는 그 입력 단자 간의 전압 차이보다 대개 백배에서 수 천배 큰 출력 전압을 생성한다.
연산증폭기는 다양한 종류의 전자 회로에서 중요한 구성 요소(building block)이다. 연산증폭기는 그 기원이 선형, 비선형, 주파수 의존 회로에 쓰이던 아날로그 컴퓨터에 있다. 이득과 같은 최종 요소의 특성이, 온도 변화와 op-amp 자체의 불균일한 제조상태에 거의 의존하지 않고, 외부 부품(component)에 의해서 설정되기 때문에 회로 설계에서 인기가 있다.
연산증폭기는 오늘날 가장 널리 쓰이는 전자 부품 중의 하나이며, 소비자 디바이스, 산업용 디바이스, 공학용 디바이스로 다양하게 쓰이고 있다. 많은 표준적인 IC 연산증폭기의 가격은 일반적인 생산품에서는 몇 센트 수준이다. 그러나 특별한 기능을 가진 집적화된 연산증폭기, 또는 하이브리드 연산증폭기는 소량 주문시 100 달러(미국) 이상의 수준이다. 연산증폭기는 단일 부품으로서 패키지되기도 하고, 복잡한 집적회로의 요소로서 쓰이기도 한다.
연산증폭기는 차동 증폭기의 한 종류이다. 다른 종류의 차동증폭기는 Fully differential amplifier (연산증폭기와 비슷하지만, 출력이 두 개), Instrumentation amplifier (대개 세개의 연산증폭기로 구성됨), 고립 증폭기 (isolation amplifier, instrumentation amplifier와 비슷하지만, 일반적인 연산증폭기를 손상시 킬수 있는 전압에 대해 저항력이 있음), negative feedback amplifier (대개 하나 이상의 연산증폭기와 저항 피드백 네트워크로 구성됨)가 있다.

참고 자료

http://ko.wikipedia.org/wiki/%EC%97%B0%EC%82%B0_%EC%A6%9D%ED%8F%AD%EA%B8%B0
http://cad.knu.ac.kr/micro/opamp/op-detail.html
http://blog.naver.com/bbora86/126286280
http://xenon87.tistory.com/58
http://cherryopatra.tistory.com/141
http://fabrice.sincere.pagesperso-orange.fr/cm_electronique/tp_pspice/integrateur/integrateur.html
http://blog.naver.com/herster79/50075568348
http://terms.naver.com/entry.nhn?cid=359&docId=332447&mobile&categoryId=359