서강대 고급전자회로 실험 - 실험2 전력증폭기 예비보고서

소개글

서강대 고급전자회로 실험 - 실험2 전력 증폭기 예비보고서
예비 보고서이기 때문에 pspice 결과만을 수록하였습니다.

목차

1. 실험결과
1) 실험회로 1
2) 실험회로 2
3) 실험회로 3
4) 설계 과제

본문내용

아래의 회로와 같이 입력으로 DC 전압 1V를 주고 출력 전압을 측정하였더니 출력 전압이 8.613V가 나왔다.

<중 략>

입력 신호는 연두색 파형으로 Vin(t)=0.1cos(2π10^3t)[V]이다. 출력 신호가 Vout(t) = 3+6*0.1cos(2π10^3t)[V]가 되도록 설계해야 한다. 회로를 DC 등가회로로 나타내었을 때 출력의 DC 성분은 VCC*R3/(R3+R4)이다. 이 값이 3이 되도록 설정해야한다. VCC가 9V이므로 R3/(R3+R4)가 1/3이 되어야 한다. R3를 1kΩ, R4를 2kΩ으로 설정하면 이 조건을 만족한다.회로를 AC 등가회로로 나타내었을 때 신호 주파수에서의 전압이득이 +6이 되어야한다. 실험1처럼 반전증폭기로 설계한다면 전압이득은 마이너스가 될 수밖에 없다. 따라서 비반전증폭기로 변형하였다. 비반전증폭기에서 전압이득 공식은 1+R2/R1이다.

참고 자료

없음