디지털실험 10 결과 4-phase clock 발생기

목차

1. 실험 결과
1. <그림 10-2>처럼 회로를 만들고, 클럭 입력에 구형파를 인가하라. 오실로스코프를 플립플롭 출력 Qa에 동기시키고 채널 A로 Qb를 관찰하라. Qa와 Qb를 비교하여 클럭에 대한 각 출력파형을 그려라.
2) Y0, Y1, Y2, Y3의 출력을 관찰하고, 파형을 그려보아라.
3) 오실로스코프를 φ1에 동기 시키고 채널 A에 φ1을 연결한 후 φ1에 대하여 각 파형을 그려보아라.
4) <그림 10-3>과 같은 파형이 나타나도록 <그림 10-2>의 회로를 변화시키고 측정하라.

2. 고찰 & 고찰문제
1) Qb,Qa, CLK의 표현으로 φ1,φ2,φ3,φ4에 대한 논리방정식은 실험 2의 결과에서 다루었다.
2) 2. φ1은 Y0로, φ2는 Y1으로 나타내는데 φ3는 Y3에 φ4는 Y2에 나타내는 이유 또한 실험 2의 결과에서 다루었다. 각각 순서에 위상이 90도씩 뒤처지는 순서를 맞추기 위함이다.

본문내용

1. <그림 10-2>처럼 회로를 만들고, 클럭 입력에 구형파를 인가하라. 오실로스코프를 플립플롭 출력 Qa에 동기시키고 채널 A로 Qb를 관찰하라. Qa와 Qb를 비교하여 클럭에 대한 각 출력파형을 그려라.
실험의 회로이다. 첫 번째 JK-FF의 출력 Q를 채널 1로, 두 번째 JK-FF의 출력 Q를 채널 2로 측정한다. 다음 실험에서 각 출력은 디코더에 입력되고 클락이 NOT을 거쳐 디코더의 동작을 제어하는 입력G로 들어간다. 실험에서 입력하는 클락은 5볼트 100Hz구형파를 함수발생기로 입력하고 있다.
각 플리플랍의 출력 Q를 측정한 결과이다. 시뮬레이션과 동일하게 위상이 90도만큼 차이나고 주기가 클락의 4배인(주파수가 25Hz) 구형파이다. 간단히 설명하면 각 클락마다 FF에 이전 소자에서 나온 결과가 입력되어 출력이 결정되는 것이다.

<중 략>

2. φ1은 Y0로, φ2는 Y1으로 나타내는데 φ3는 Y3에 φ4는 Y2에 나타내는 이유 또한 실험 2의 결과에서 다루었다. 각각 순서에 위상이 90도씩 뒤처지는 순서를 맞추기 위함이다.

이번 실험은 flip flop과 디코더를 이용하여 비중첩 클럭 펄스를 발생시키기 위한 실험이었다. 클럭 주기에 따라 다른 결과를 내는 ,를 이용하여 클럭의 주기에따라 각각 다른 위상에서 결과 0이 나오는결과 φ1,φ2,φ3,φ4를 만들어 내고 NOT을 취한다던지 두 파형을 합친다던지 해서 원하는 파형을 만들었다.
입력에 따라 결과가 바로바로 나오고 입력이 모두 정해진 값을 주는 이전을 실험과는 달리 이전의 출력이 다음 출력에 영향을 미치고 클락 입력이 추가되면서 시뮬레이션 해석이 힘든점이 있다. 하지만 이번 실험을 통해 클락의 엣지마다 이전 출력을 기준으로 다음 출력이 정해지고 그 출력이 클럭의 한 주기 동안 저장된 후 다음 엣지에서 다시 다음 출력에 영향을 주는 것을 실제 실험을 통해 체험했다.

참고 자료

없음